

数据手册

Datasheet

APM32F411xCxE

基于 **Arm[®] Cortex[®]-M4F** 内核的 **32 位**微控制器

版本: **V1.3**

1 产品特性

■ 内核

- 带有 FPU 的 32 位 Arm® Cortex®-M4F 内核
- 最高 120MHz 工作频率

■ 存储器及接口

- Flash: 容量最高为 512KB
- SRAM: 128KB
- SMC: 支持 CF 卡、SRAM、PSRAM、NOR 和 NAND 存储器

■ 时钟

- HSECLK: 支持 4~26MHz 外部晶体/陶瓷振荡器
- LSECLK: 支持 32.768KHz 晶体/陶瓷振荡器
- HSICLK: 出厂校准的 16MHz RC 振荡器
- LSICLK: 支持 32KHz RC 振荡器
- PLL1: 主锁相环, 由四个参数配置输出频率
- PLL2: 专门给 I2S 提供时钟信号的锁相环, 由三个参数配置输出频率

■ 电源与电源管理

- VDD 范围: 1.8~3.6V
- VDDA 范围: 1.8~3.6V
- 备份域电源 VBAT 范围: 1.8V~3.6V
- 支持上电 / 掉电 / 欠压复位 (POR/PDR/BOR)
- 支持可编程电源电压检测器 (PVD)

■ 低功耗模式

- 支持睡眠、停机、待机三种模式

■ DMA

- 两个 DMA, 每个 DMA 有 8 个数据流, 共 16 个

■ 调试接口

- JTAG
- SWD

■ I/O

- 最多有 81 个 I/O

- 所有 I/O 都可以映射到外部中断向量
- 最多有 77 个容忍 5V 输入的 I/O

■ 通信外设

- 最多 4 个 USART, 2 个 UART, 支持 ISO7816、LIN 和 IrDA 等功能
- 最多 3 个 I2C, 支持 SMBus/PMBus
- 最多 5 个 SPI (5 个可复用 I2S)
- 最多 1 个 QSPI
- 2 个 CAN
- 1 个 USB_OTG 控制器
- 1 个 SDIO 接口

■ 模拟外设

- 2 个 12 位的 ADC
- 2 个比较器

■ 定时器

- 2 个可以提供 7 通道 PWM 输出的 16 位高级定时器 TMR1/8, 支持死区生成和刹车输入等功能
- 2 个 32 位通用定时器 TMR2/5, 每个定时器有 4 个独立通道可以用来输入捕获、输出比较、PWM 与脉冲计数等功能
- 8 个 16 位通用定时器 TMR3/4/9/10/11/12/13/14, 每个定时器最多有 4 个独立通道可以用来输入捕获、输出比较、PWM 与脉冲计数等功能
- 2 个看门狗定时器: 一个独立看门狗 IWDT 和一个窗口看门狗 WWDT
- 1 个 24 位自减型系统定时器 Sys Tick Timer

■ RTC

- 支持日历功能
- 可从停机/待机模式下报警和定期唤醒

■ CRC 计算单元

■ 96 位唯一设备 ID

目录

1	产品特性	1
2	产品信息	6
3	引脚信息	7
3.1	引脚分布	7
3.2	引脚功能描述	9
3.3	GPIO 复用功能配置	23
4	功能描述	34
4.1	系统架构	35
4.1.1	系统框图	35
4.1.2	地址映射	36
4.1.3	启动配置	38
4.2	内核	38
4.3	中断控制器	38
4.3.1	嵌套的向量式中断控制器(NVIC)	38
4.3.2	外部中断/事件控制器(EINT)	38
4.4	片上存储器	38
4.4.1	静态存储控制器 (SMC)	39
4.4.2	液晶显示器并行接口 (LCD)	39
4.5	时钟	39
4.5.1	时钟树	39
4.5.2	时钟源	40
4.5.3	系统时钟	40
4.5.4	总线时钟	41
4.5.5	锁相环	41
4.6	电源与电源管理	41
4.6.1	电源方案	41
4.6.2	调压器	41
4.6.3	电源电压监控器	41

4.7	低功耗模式.....	41
4.8	DMA.....	42
4.9	GPIO.....	42
4.10	通信外设.....	42
4.10.1	USART/UART.....	42
4.10.2	I2C.....	43
4.10.3	SPI/I2S.....	43
4.10.4	QSPI.....	43
4.10.5	CAN.....	43
4.10.6	USB_OTG.....	43
4.10.7	SDIO.....	43
4.11	ADC.....	44
4.11.1	温度传感器.....	44
4.11.2	V _{BAT} 监控器.....	44
4.11.3	内部参考电压.....	44
4.12	比较器.....	44
4.13	定时器.....	44
4.14	RTC.....	46
4.14.1	备份域.....	46
4.15	RNG.....	46
4.16	CRC.....	46
5	电气特性.....	47
5.1	电气特性测试条件.....	47
5.1.1	最大值和最小值.....	47
5.1.2	典型值.....	47
5.1.3	典型曲线.....	47
5.1.4	电源方案.....	48
5.1.5	负载电容.....	49
5.2	通用工作条件下的测试.....	49
5.3	外部电容器.....	50
5.3.1	VCAP_1/VCAP_2 工作条件.....	51
5.4	绝对最大额定值.....	51

5.4.1	最大温度特性	51
5.4.2	最大额定电压特性	51
5.4.3	最大额定电流特性	51
5.4.4	静电放电 (ESD)	52
5.4.5	静态栓锁 (LU)	52
5.5	片上存储器	52
5.5.1	Flash 特性	52
5.6	时钟	53
5.6.1	外部时钟源特性	53
5.6.2	内部时钟源特性	54
5.6.3	PLL 特性	54
5.7	电源与电源管理	55
5.7.1	内嵌复位和电源控制模块特性测试	55
5.8	功耗	56
5.8.1	功耗测试环境	56
5.8.2	运行模式功耗	57
5.8.3	睡眠模式功耗	59
5.8.4	停机模式功耗	60
5.8.5	待机模式功耗	60
5.8.6	外设功耗	61
5.8.7	备份域功耗	62
5.9	低功耗模式唤醒时间	62
5.10	I/O 端口特性	63
5.11	NRST 引脚特性	65
5.12	通信外设	66
5.12.1	I2C 外设特性	66
5.12.2	SPI 外设特性	67
5.13	ADC	69
5.13.1	12 位 ADC 特性	69
5.13.2	温度传感器特性	70
5.13.3	内置参考电压特性测试	71

5.14	比较器	71
6	封装信息	72
6.1	LQFP100 封装信息	72
6.2	LQFP64 封装信息	75
6.3	LQFP48 封装信息	78
6.4	QFN48 封装信息	80
7	包装信息	83
7.1	带状包装	83
7.2	托盘包装	84
8	订货信息	86
9	常用功能模块命名	87
10	版本历史	88

2 产品信息

APM32F411xCxE 产品功能和外设配置请参阅下表。

表格 1 APM32F411xCxE 系列芯片功能和外设

产品		APM32F411xCxE							
型号		CCU6	CEU6	CCT6	CET6	RCT6	RET6	VCT6	VET6
封装		QFN48		LQFP48		LQFP64		LQFP100	
内核及最大工作频率		Arm® 32-bit Cortex®-M4F@120MHz							
工作电压		1.8~3.6V							
Flash(KB)		256	512	256	512	256	512	256	512
SRAM(KB)		128							
GPIOs		36				50		81	
通信接口	USART/UART	3/1				4/2			
	SPI/I2S	3				5			
	I2C	1		1		2		3	
	SMC	0						1	
	USB_OTG	1							
	CAN	2							
	QSPI	0				1			
	SDIO	1							
定时器	16 位高级	2							
	32 位通用	2							
	16 位通用	8							
	系统滴答定时器	1							
	看门狗	2							
实时时钟		1							
12 位 ADC	单元	2							
	通道	10				16			
比较器		2							
RNG		1							
工作温度		环境温度: -40°C 至 85°C 结温度: -40°C 至 105°C							

3 引脚信息

3.1 引脚分布

图 1 APM32F411xCxE 系列 LQFP100 引脚分布图




图 2 APM32F411xCxE 系列 LQFP64 引脚分布图




图 3 APM32F411xCxE 系列 LQFP48 引脚分布图





图 4 APM32F411xCxE 系列 QFN48 引脚分布图



3.2 引脚功能描述

表格 2 输出引脚表中使用的图例/缩写

名称	缩写	定义
引脚名称		除非引脚名称下方的括号中另有规定，否则复位期间和复位后的引脚功能与实际引脚名称相同
引脚类型	P	电源引脚
	I	仅输入引脚
	I/O	I/O 引脚
I/O 结构	5T	5V 容忍 I/O
	STD	3.3V 标准 I/O
	B	专用 Boot0 引脚
	RST	内置上拉电阻的双向复位引脚
注意		除非注释另有规定，否则复位期间和复位后，所有 I/O 都设置为浮空输入
引脚功能	默认复用功能	通过外设寄存器直接选择/启用此功能
	重定义功能	通过 AFIO 的重映射寄存器选择此功能

表格 3 APM32F411xCxE 按引脚序号排序描述

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PE2	TRACECLK SPI4_SCK I2S4_CK SPI5_SCK I2S5_CK QSPI_IO2 SMC_A23 EVENTOUT	—	I/O	5T	1	—	—	—
PE3	TRACED0 SMC_A19 EVENTOUT	—	I/O	5T	2	—	—	—
PE4	TRACED1 SPI4_NSS I2S4_WS SPI5_NSS I2S5_WS SMC_A20 EVENTOUT	—	I/O	5T	3	—	—	—
PE5	TRACED2 TMR9_CH1 SPI4_MISO SPI5_MISO SMC_A21 EVENTOUT	—	I/O	5T	4	—	—	—
PE6	TRACED3 TMR9_CH2 SPI4_MOSI SPI4_SD SPI5_MOSI SPI5_SD SMC_A22 EVENTOUT	—	I/O	5T	5	—	—	—
VBAT	—	—	P	—	6	1	1	1
PC13	—	RTC_AMP1 RTC_TS RTC_OUT	I/O	5T	7	2	2	2
PC14-OSC32_IN (PC14)	—	OSC32_IN	I/O	5T	8	3	3	3
PC15- OSC32_OUT (PC15)	—	OSC32_OUT	I/O	5T	9	4	4	4

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
VSS	—	—	I/O	5T	10	—	—	—
VDD	—	—	I/O	5T	11	—	—	—
PH0-OSC_IN (PH0)	—	OSC_IN	I/O	5T	12	5	5	5
PH1-OSC_OUT (PH1)	—	OSC_OUT	I/O	5T	13	6	6	6
NRST	—	—	I/O	5T	14	7	7	7
PC0	EVENTOUT	ADC1_IN10 ADC2_IN10 COMP1_INP	I/O	5T	15	8	—	—
PC1	EVENTOUT	ADC1_IN11 ADC2_IN11 COMP1_INM	I/O	5T	16	9	—	—
PC2	SPI2_MISO I2S2ext_SD SMC_NEW EVENTOUT	ADC1_IN12 ADC2_IN12 COMP2_INP	I/O	5Tf	17	10	—	—
PC3	SPI2_MOSI I2S2_SD SMC_A0 EVENTOUT	ADC1_IN13 ADC2_IN13 COMP1_INM	I/O	5Tf	18	11	—	—
VDD	—	—	P	—	19	—	—	—
VSSA	—	—	P	—	20	12	8	8
VREF+	—	—	P	—	21	13	9	9
VDDA	—	—	P	—	22	—	—	—
PA0	TMR2_CH1_ETR TMR5_CH1 TMR8_ETR USART2_CTS UART4_TX EVENTOUT	ADC1_IN0 ADC2_IN0	I/O	STD	23	14	10	10
PA1	TMR2_CH2 TMR5_CH2 SPI4_MOSI I2S4_SD USART2_RTS UART4_RX QSPI_IO3 EVENTOUT	ADC1_IN1 ADC1_IN1	I/O	5T	24	15	11	11

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PA2	TMR9_CH1 TMR5_CH3 TMR2_CH3 2S2_CKIN USART2_TX SMC_D4 EVENTOUT	ADC1_IN2 ADC2_IN2	I/O	5T	25	16	12	12
PA3	TMR9_CH2 TMR5_CH4 TMR2_CH4 I2S2_MCK USART2_RX SMC_D5 EVENTOUT	ADC1_IN3 ADC2_IN3	I/O	5T	26	17	13	13
VSS	—	—	P	—	27	18	—	—
VDD	—	—	P	—	28	19	—	—
PA4	SPI1_NSS SPI1_WS SPI3_NSS SPI3_WS USART2_CK SMC_D6 EVENTOUT	ADC1_IN4 ADC2_IN4	I/O	5T	29	20	14	14
PA5	TMR2_CH1_ETR TMR8_CH1N SPI1_SCK SPI1_CK SMC_D7 EVENTOUT	ADC1_IN5 ADC2_IN5	I/O	STD	30	21	15	15
PA6	TMR3_CH1 TMR1_BKIN TMR8_BKIN SPI1_MISO I2S2_MCK TMR13_CH1 SDIO_CMD EVENTOUT	ADC1_IN6 ADC2_IN6	I/O	5T	31	22	16	16

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PA7	TMR1_CH1N TMR3_CH2 TMR8_CH1N SPI1_MOSI I2S1_SD TMR14_CH1 QSPI_IO1 EVENTOUT	ADC1_IN7 ADC2_IN7	I/O	5T	32	23	17	17
PC4	QSPI_IO2 SMC_NE4 EVENTOUT	ADC1_IN14 ADC2_IN14	I/O	5T	33	24	—	—
PC5	USART3_RX QSPI_IO3 SMC_NOE EVENTOUT	ADC1_IN15 ADC2_IN15	I/O	5T	34	25	—	—
PB0	TMR1_CH2N TMR3_CH3 TMR8_CH2N SPI5_SCK SPI5_CK SMC_A24 EVENTOUT	ADC1_IN8 ADC2_IN8	I/O	5T	35	26	18	18
PB1	TMR1_CH3N TMR3_CH4 TMR8_CH3N SPI5_NSS SPI5_WS QSPI_CLK SMC_A25 EVENTOUT	ADC1_IN9 ADC2_IN9	I/O	5T	36	27	19	19
PB2	QSPI_CLK EVENTOUT	BOOT1	I/O	5T	37	28	20	20
PE7	TMR1_ETR QSPI_IO0 SMC_D4 SMC_DA4 EVENTOUT	—	I/O	5T	38	—	—	—
PE8	TMR1_CH1N QSPI_IO1 SMC_D5 SMC_DA5 EVENTOUT	—	I/O	5T	39	—	—	—

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PE9	TMR1_CH1 QSPI_IO2 SMC_D6 SMC_DA6 EVENTOUT	—	I/O	5T	40	—	—	—
PE10	TMR1_CH2N SMC_D7 SMC_DA7 EVENTOUT	—	I/O	5T	41	—	—	—
PE11	TMR1_CH2 SPI4_NSS SPI4_WS SPI5_NSS SPI5_WS SMC_D8 SMC_DA8 EVENTOUT	—	I/O	5T	42	—	—	—
PE12	TMR1_CH3N SPI4_SCK SPI4_CK SPI5_SCK SPI5_CK SMC_D9 SMC_DA9 EVENTOUT	—	I/O	5T	43	—	—	—
PE13	TMR1_CH3 SPI4_MISO SPI5_MISO SMC_D10 SMC_DA10 EVENTOUT	—	I/O	5T	44	—	—	—
PE14	TMR1_CH4 SPI4_MOSI SPI4_SD SPI5_MOSI SPI5_SD SMC_D11 SMC_DA11 EVENTOUT	—	I/O	5T	45	—	—	—

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PE15	TMR1_BKIN SMC_D12 SMC_DA12 EVENTOUT	—	I/O	5T	46	—	—	—
PB10	TMR2_CH3 I2C2_SCL SPI2_SCK SPI2_CK I2S3_MCK USART3_TX SDIO_D7 EVENTOUT	—	I/O	5T	47	29	21	21
VCAP_1	—	—	I/O	5T	48	30	22	22
VSS	—	—	P	—	49	31	23	23
VDD	—	—	P	—	50	32	24	24
PB12	TMR1_BKIN I2C2_SMBA SPI2_NSS SPI2_WS SPI4_NSS SPI4_WS SPI3_SCK SPI3_CK USART3_CK CAN2_RX SMC_D13 SMC_DA13 EVENTOUT	—	I/O	5T	51	33	25	25
PB13	TMR1_CH1N SPI2_SCK SPI2_CK SPI4_SCK SPI4_CK USART3_CTS CAN2_TX EVENTOUT	—	I/O	5Tf	52	34	26	26

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PB14	TMR1_CH2N TMR8_CH2N SPI2_MISO I2S2ext_SD USART3_RTS TMR12_CH1 SMC_D0 SDIO_D6 EVENTOUT	—	I/O	5Tf	53	35	27	27
PB15	RTC_50Hz TMR1_CH3N TMR8_CH3N SPI2_MOSI SPI2_SD TMR12_CH2 SDIO_CK EVENTOUT	RTC_REFIN	I/O	5T	54	36	28	28
PD8	USART3_TX SMC_D13 SMC_DA13 EVENTOUT	—	I/O	5T	55	—	—	—
PD9	USART3_RX SMC_D14 SMC_DA14 EVENTOUT	—	I/O	5T	56	—	—	—
PD10	USART3_CK SMC_D15 SMC_DA15 EVENTOUT	—	I/O	5T	57	—	—	—
PD11	USART3_CTS QSPI_IO0 SMC_A16 EVENTOUT	—	I/O	5T	58	—	—	—
PD12	TMR4_CH1 USART3_RTS QSPI_IO1 SMC_A17 EVENTOUT	—	I/O	5T	59	—	—	—
PD13	TMR4_CH2 QSPI_IO3 SMC_A18 EVENTOUT	—	I/O	5T	60	—	—	—

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PD14	TMR4_CH3 SMC_D0 SMC_DA0 EVENTOUT	—	I/O	5T	61	—	—	—
PD15	TMR4_CH4 SMC_D1 SMC_DA1 EVENTOUT	—	I/O	5T	62	—	—	—
PC6	TMR3_CH1 TMR8_CH1 I2S2_MCK USART6_TX SMC_D1 SDIO_D6 EVENTOUT	—	I/O	5T	63	37	—	—
PC7	TMR3_CH2 TMR8_CH2 SPI2_SCK SPI2_CK I2S3_MCK USART6_RX SDIO_D7 EVENTOUT	—	I/O	5T	64	38	—	—
PC8	TMR3_CH3 TMR8_CH3 USART6_CK QSPI_IO2 SDIO_D0 EVENTOUT	—	I/O	5T	65	39	—	—
PC9	MCO_2 TMR3_CH4 TMR8_CH4 I2C3_SDA I2S2_CKIN QSPI_IO0 SDIO_D1 EVENTOUT	—	I/O	5T	66	40	—	—

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PA8	MCO_1 TMR1_CH1 I2C3_SCL USART1_CK USB_FS_SOF1 SDIO_D1 EVENTOUT	—	I/O	5T	67	41	29	29
PA9	TMR1_CH2 I2C3_SMBA USART1_TX USB_FS_VBUS SDIO_D2 EVENTOUT	—	I/O	5T	68	42	30	30
PA10	TMR1_CH3 SPI5_MOSI SPI5_SD USART1_RX USB_FS_ID EVENTOUT	—	I/O	5T	69	43	31	31
PA11	TMR1_CH4 SPI4_MISO USART1_CTS USART6_TX CAN1_RX USB_FS_DM SMC_NE2 EVENTOUT	—	I/O	5T	70	44	32	32
PA12	TMR1_ETR SPI5_MISO USART1_RTS USART6_RX CAN1_TX USB_FS_DP SMC_NE3 EVENTOUT	—	I/O	5T	71	45	33	33
PA13	JTMS-SWDIO EVENTOUT	—	I/O	5T	72	46	34	34
VCAP_2	—	—	P	—	73	—	—	—
VSS	—	—	P	—	74	47	35	35
VDD	—	—	P	—	75	48	36	36

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PA14	JTCK-SWCLK EVENTOUT	—	I/O	5T	76	49	37	37
PA15	JTDI TMR2_CH1_ETR SPI1_NSS SPI1_WS SPI3_NSS SPI3_WS USART1_TX EVENTOUT	—	I/O	5T	77	50	38	38
PC10	SPI3_SCK SPI3_CK USART3_TX UART4_TX QSPI_IO1 SDIO_D2 EVENTOUT	-	I/O	5T	78	51	—	—
PC11	I2S3ext_SD SPI3_MISO USART3_RX UART4_RX QSPI_NCS SMC_D2 SDIO_D3 EVENTOUT	-	I/O	5T	79	52	—	—
PC12	SPI3_MOSI SPI3_SD USART3_CK UART5_TX SMC_D3 SDIO_CK EVENTOUT	-	I/O	5T	80	53	—	—
PD0	CAN1_RX SMC_D2 SMC_DA2 EVENTOUT	-	I/O	5T	81	—	—	—
PD1	CAN1_TX SMC_D3 SMC_DA3 EVENTOUT	—	I/O	5T	82	—	—	—

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PD2	TMR3_ETR UART5_RX SMC_NEW SDIO_CMD EVENTOUT	—	I/O	5T	83	54	—	—
PD3	SPI2_SCK SPI2_CK USART2_CTS QSPI_CLK SMC_CLK EVENTOUT	—	I/O	5T	84	—	—	—
PD4	USART2_RTS SMC_NOE EVENTOUT	—	I/O	5T	85	—	—	—
PD5	USART2_TX SMC_NEW EVENTOUT	—	I/O	5T	86	—	—	—
PD6	SPI3_MOSI SPI3_SD USART2_RX SMC_NWAIT EVENTOUT	—	I/O	5T	87	—	—	—
PD7	USART2_CK SMC_NE1 EVENTOUT	—	I/O	5T	88	—	—	—
PB3	JTDO_SWO TMR2_CH2 SPI1_SCK SPI1_CK SPI3_SCK SPI3_CK USART1_RX I2C2_SDA EVENTOUT	-	I/O	5T	89	55	39	39
PB4	JTRST TMR3_CH1 SPI1_MISO SPI3_MISO I2S3ext_SD I2C3_SDA SDIO_D0 EVENTOUT	-	I/O	5Tf	90	56	40	40

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PB5	TMR3_CH2 I2C1_SMBA SPI1_MOSI SPI1_SD SPI3_MOSI SPI3_SD CAN2_RX SDIO_D3 EVENTOUT	-	I/O	5T	91	57	41	41
PB6	TMR4_CH1 I2C1_SCL USART1_TX CAN2_TX QSPI_NCS SDIO_D0 EVENTOUT	-	I/O	5Tf	92	58	42	42
PB7	TMR4_CH2 I2C1_SDA USART1_RX SMC_NL EVENTOUT	-	I/O	5Tf	93	59	43	43
BOOT0	—	VPP	I	—	94	60	44	44
PB8	TMR4_CH3 TMR10_CH1 I2C1_SCL SPI5_MOSI SPI5_SD CAN1_RX I2C3_SDA SDIO_D4 EVENTOUT	—	I/O	5Tf	95	61	45	45
PB9	TMR4_CH4 TMR11_CH1 I2C1_SDA SPI2_NSS CAN1_TX I2C2_SDA SDIO_D5 EVENTOUT	—	I/O	5Tf	96	62	46	46
PE0	TMR4_ETR SMC_NBL0 EVENTOUT	—	I/O	5T	97	—	—	—

名称 (复位后的功能)	复用功能	附加功能	类型	结构	LQFP100	LQFP64	LQFP48	QFN48
PE1	SMC_NBL1 EVENTOUT	—	I/O	5T	98	—	—	—
VSS	—	—	P	—	99	63	47	47
VDD	—	—	P	—	100	64	48	48

3.3 GPIO 复用功能配置

表格 4 GPIOA 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PA0	-	TMR2_CH1_ETR	TMR5_C H1	TMR8_ETR	-	-	-	USART2_CTS	UART4_TX	-	-	-	-	-	-	EVEN TOUT
PA1	-	TMR2_CH2	TMR5_C H2	-	-	SPI4_MOSI I2S4_SD	-	USART2_RTS	UART4_RX	QSPI_I03	-	-	-	-	-	EVEN TOUT
PA2	-	TMR2_CH3	TMR5_C H3	TMR9_C H1	-	I2S2_CKIN	-	USART2_TX	-	-	-	SMC_D4	-	-	-	EVEN TOUT
PA3	-	TMR2_CH4	TMR5_C H4	TMR9_C H2	-	I2S2_MCK	-	USART2_RX	-	-	-	SMC_D5	-	-	-	EVEN TOUT
PA4	-	-	-	-	-	SPI1_NSS I2S1_WS	SPI3_NSS I2S3_WS	USART2_CK	-	-	-	SMC_D6	-	-	-	EVEN TOUT
PA5	-	TMR2_CH1_ETR	-	TMR8_C H1N	-	SPI1_SCK I2S1_CK	-	-	-	-	-	SMC_D7	-	-	-	EVEN TOUT
PA6	-	TMR1_BKIN	TMR3_C H1	TMR8_BKIN	-	SPI1_MISO	I2S2_MCK	-	-	TMR13_CH1	-	SDIO_CMD	-	-	-	EVEN TOUT
PA7	-	TMR1_CH1N	TMR3_C H2	TMR8_C H1N	-	SPI1_MOSI	-	-	-	TMR14_CH1	QSPI_IO1	-	-	-	-	EVEN TOUT

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15	
						I2S1_S D											
PA8	MCO_1	TMR1_CH1	-	-	I2C3_SC L	-	-	USART1_ CK	-	-	USB_FS _SOF	SDIO_ D1	-	-	-	EVEN TOUT	
PA9	-	TMR1_CH2	-	-	I2C3_S MBA	-	-	USART1_ TX	-	-	USB_FS _VBUS	SDIO_ D2	-	-	-	EVEN TOUT	
PA10	-	TMR1_CH3	-	-	-	-	SPI5_M OSI I2S5_S D	USART1_ RX	-	-	OTG_FS _ID	-	-	-	-	EVEN TOUT	
PA11	-	TMR1_CH4	-	-	-	-	SPI4_MI SO	USART1_ CTS	USART6 _TX	CAN1_ RX	OTG_FS _DM	SMC_N E2	-	-	-	EVEN TOUT	
PA12	-	TMR1_ETR	-	-	-	-	SPI5_MI SO	USART1_ RTS	USART6 _RX	CAN1_ TX	OTG_FS _DP	SMC_N E3	-	-	-	EVEN TOUT	
PA13	JTMS_ SWDIO	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVEN TOUT	
PA14	JTCK_ SWCL K	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVEN TOUT	
PA15	JTDI	TMR2_CH1_ ETR	-	-	-	SPI1_N SS I2S1_W S	SPI3_N SS I2S3_W S	USART1- TX	-	-	-	-	-	-	-	-	EVEN TOUT

表格 5 GPIOB 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15	
PB0	-	TMR1_C H2N	TMR3_ CH3	TMR8 _CH2 N	-	-	SPI5_SCK I2S5_CK	-	-	-	-	SMC_A24	-	-	-	EVEN TOUT	
PB1	-	TMR1_C H3N	TMR3_ CH4	TMR8 _CH3 N	-	-	SPI5_NSS I2S5_WS	-	-	QSPI_CL K	-	SMC_A25	-	-	-	EVEN TOUT	
PB2	-	-	-	-	-	-	-	-	-	QSPI_CL K	-	-	-	-	-	EVEN TOUT	
PB3	JTDO_ SWO	TMR2_C H2	-	-	-	SPI1_ SCK I2S1_ CK	SPI3_SCK I2S3_CK	USART 1_RX	-	I2C2_SDA	-	-	-	-	-	-	EVEN TOUT
PB4	JTRST	-	TMR3_ CH1	-	-	SPI1_ MISO	SPI3_MISO	I2S3ext _SD	-	I2C3_SDA	-	SDIO_D0	-	-	-	EVEN TOUT	
PB5	-	-	TMR3_ CH2	-	I2C1_SM BA	SPI1_ MOSI I2S1_ SD	SPI3_MOSI I2S3_SD	-	-	CAN2_RX	-	SDIO_D3	-	-	-	EVEN TOUT	
PB6	-	-	TMR4_ CH1	-	I2C1_SCL	-	-	USART 1_TX	-	CAN2_TX	QSPI_ NCS	SDIO_D0	-	-	-	EVEN TOUT	
PB7	-	-	TMR4_ CH2	-	I2C1_SDA	-	-	USART 1_RX	-	-	-	SMC_NL	-	-	-	EVEN TOUT	
PB8	-	-	TMR4_ CH3	TMR1 0_CH1	I2C1_SCL	-	SPI5_MOSI I2S5_SD	-	CAN1_RX	I2C3_SDA	-	SDIO_D4	-	-	-	EVEN TOUT	
PB9	-	-	TMR4_ CH4	TMR1 1_CH1	I2C1_SDA	SPI2_ NSS	-	-	CAN1_TX	I2C2_SDA	-	SDIO_D5	-	-	-	EVEN TOUT	

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
						I2S2_WS										
PB10	-	TMR2_C H3	-	-	I2C2_SCL	SPI2_SCK I2S2_CK	I2S3_MCK	USART3_TX	-	-	-	SDIO_D7	-	-	-	EVEN TOUT
NC	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
PB12	-	TMR1_B KIN	-	-	I2C2_SMB A	SPI2_NSS I2S2_WS	SPI4_NSS I2S4_WS	SPI3_SCK I2S3_CK	USART3_CK	CAN2_RX	-	SMC_D13 SMC_DA13	-	-	-	EVEN TOUT
PB13	-	TMR1_C H1N	-	-	-	SPI2_SCK I2S2_CK	SPI4_SCK I2S4_CK	-	USART3_CTS	CAN2_TX	-	-	-	-	-	EVEN TOUT
PB14	-	TMR1_C H2N	-	TMR8_CH2 N	-	SPI2_MISO	I2S2ext_SD	USART3_RTS	-	TMR12_C H1	SMC_D0	SDIO_D6	-	-	-	EVEN TOUT
PB15	RTC_5 0HZ	TMR1_C H3N	-	TMR8_CH3 N	-	SPI2_MOSI I2S2_SD	-	-	-	TMR12_C H2	-	SDIO_CK	-	-	-	EVEN TOUT

表格 6 GPIOC 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PC0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
PC1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	EVENT OUT
PC2	-	-	-	-	-	SPI2_M ISO	I2S2ext _SD	-	-	-	-	SMC_NEW	-	-	-	EVENT OUT
PC3	-	-	-	-	-	SPI2_M OSI I2S2_S D	-	-	-	-	-	SMC_A0	-	-	-	EVENT OUT
PC4	-	-	-	-	-	-	-	-	-	-	QSPI_IO2	SMC_NE4	-	-	-	EVENT OUT
PC5	-	-	-	-	-	-	-	USART 3_RX	-	-	QSPI_IO3	SMC_NOE	-	-	-	EVENT OUT
PC6	-	-	TMR3_CH1	TMR8_CH1	-	I2S2_M CK	-	-	USART 6_TX	-	SMC_D1	SDIO_D6	-	-	-	EVENT OUT
PC7	-	-	TMR3_CH2	TMR8_CH2	-	SPI2_S CK I2S2_C K	I2S3_M CK	-	USART 6_RX	-	-	SDIO_D7	-	-	-	EVENT OUT
PC8	-	-	TMR3_CH3	TMR8_CH3	-	-	-	-	USART 6_CK	QSPI_I O2	-	SDIO_D0	-	-	-	EVENT OUT
PC9	MCO_2	-	TMR3_CH4	TMR8_CH4	I2C3_ SDA	I2S2_C KIN	-	-	-	QSPI_I O0	-	SDIO_D1	-	-	-	EVENT OUT
PC10	-	-	-	-	-	-	SPI3_S CK	USART 3_TX	UART4 _TX	QSPI_I O1	-	SDIO_D2	-	-	-	EVENT OUT

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
							I2S3_C K									
PC11	-	-	-	-	-	I2S3ext _SD	SPI3_M ISO	USART 3_RX	UART4 _RX	QSPI_N CS	SMC_D2	SDIO_D3	-	-	-	EVENT OUT
PC12	-	-	-	-	-	-	SPI3_M OSI I2S3_S D	USART 3_CK	UART5 _TX	-	SMC_D3	SDIO_CK	-	-	-	EVENT OUT
PC13	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
PC14	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
PC15	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

表格 7 GPIOD 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PD0	-	-	-	-	-	-	-	-	-	CAN1_RX	-	SMC_D2 SMC_DA2	-	-	-	EVENTOUT
PD1	-	-	-	-	-	-	-	-	-	CAN1_TX	-	SMC_D3 SMC_DA3	-	-	-	EVENTOUT
PD2	-	-	TMR3_ETR	-	-	-	-	-	UART5_RX	-	SMC_NEW	SDIO_CMD	-	-	-	EVENTOUT
PD3	-	-	-	-	-	SPI2_SCK I2S2_CK	-	USART2_CTS	-	QSPI_CLK	-	SMC_CLK	-	-	-	EVENTOUT
PD4	-	-	-	-	-	-	-	USART2_RTS	-	-	-	SMC_NOE	-	-	-	EVENTOUT
PD5	-	-	-	-	-	-	-	USART2_TX	-	-	-	SMC_NEW	-	-	-	EVENTOUT
PD6	-	-	-	-	-	SPI3_MOSI I2S3_SD	-	USART2_RX	-	-	-	SMC_NWAIT	-	-	-	EVENTOUT
PD7	-	-	-	-	-	-	-	USART2_CK	-	-	-	SMC_NE1	-	-	-	EVENTOUT
PD8	-	-	-	-	-	-	-	USART3_TX	-	-	-	SMC_D13 SMC_DA13	-	-	-	EVENTOUT
PD9	-	-	-	-	-	-	-	USART3_RX	-	-	-	SMC_D14 SMC_DA14	-	-	-	EVENTOUT
PD10	-	-	-	-	-	-	-	USART3_CK	-	-	-	SMC_D15 SMC_DA15	-	-	-	EVENTOUT
PD11	-	-	-	-	-	-	-	USART3_CTS	-	QSPI_IO0	-	SMC_A16	-	-	-	EVENTOUT
PD12	-	-	TMR4_CH1	-	-	-	-	USART3_RTS	-	QSPI_IO1	-	SMC_A17	-	-	-	EVENTOUT
PD13	-	-	TMR4_CH2	-	-	-	-	-	-	QSPI_IO3	-	SMC_A18	-	-	-	EVENTOUT
PD14	-	-	TMR4_CH3	-	-	-	-	-	-	-	-	SMC_D0 SMC_DA0	-	-	-	EVENTOUT
PD15	-	-	TMR4_CH4	-	-	-	-	-	-	-	-	SMC_D1	-	-	-	EVENTOUT

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
												SMC_DA1				

表格 8 GPIOE 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PE0	-	-	TMR4_ETR	-	-	-	-	-	-	-	-	SMC_NBL0	-	-	-	EVENT OUT
PE1	-	-	-	-	-	-	-	-	-	-	-	SMC_NBL1	-	-	-	EVENT OUT
PE2	TRACE CLK	-	-	-	-	SPI4_SCK I2S4_CK	SPI5_SCK I2S5_CK	-	-	QSPI_I O2	-	SMC_A23	-	-	-	EVENT OUT
PE3	TRACE D0	-	-	-	-	-	-	-	-	-	-	SMC_A19	-	-	-	EVENT OUT
PE4	TRACE D1	-	-	-	-	SPI4_NSS I2S4_WS	SPI5_NSS I2S5_WS	-	-	-	-	SMC_A20	-	-	-	EVENT OUT
PE5	TRACE D2	-	-	TMR9_ CH1	-	SPI4_MISO	SPI5_MISO	-	-	-	-	SMC_A21	-	-	-	EVENT OUT
PE6	TRACE D3	-	-	TMR9_ CH2	-	SPI4_MOSI I2S4_SD	SPI5_MOSI I2S5_SD	-	-	-	-	SMC_A22	-	-	-	EVENT OUT
PE7	-	TMR1_ ETR	-	-	-	-	-	-	-	-	QSPI_IO0	SMC_D4 SMC_DA4	-	-	-	EVENT OUT
PE8	-	TMR1_ CH1N	-	-	-	-	-	-	-	-	QSPI_IO1	SMC_D5 SMC_DA5	-	-	-	EVENT OUT
PE9	-	TMR1_ CH1	-	-	-	-	-	-	-	-	QSPI_IO2	SMC_D6 SMC_DA6	-	-	-	EVENT OUT
PE10	-	TMR1_ CH2N	-	-	-	-	-	-	-	-	-	SMC_D7 SMC_DA7	-	-	-	EVENT OUT
PE11	-	TMR1_ CH2	-	-	-	SPI4_NSS I2S4_WS	SPI5_NSS I2S5_WS	-	-	-	-	SMC_D8 SMC_DA8	-	-	-	EVENT OUT
PE12	-	TMR1_ CH3N	-	-	-	SPI4_SCK I2S4_CK	SPI5_SCK I2S5_CK	-	-	-	-	SMC_D9 SMC_DA9	-	-	-	EVENT OUT

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PE13	-	TMR1_ CH3	-	-	-	SPI4_MISO	SPI5_MISO	-	-	-	-	SMC_D10 SMC_DA10	-	-	-	EVENT OUT
PE14	-	TMR1_ CH4	-	-	-	SPI4_MOSI I2S4_SD	SPI5_MOSI I2S5_SD	-	-	-	-	SMC_D11 SMC_DA11	-	-	-	EVENT OUT
PE15	-	TMR1_ BKIN	-	-	-	-	-	-	-	-	-	SMC_D12 SMC_DA12	-	-	-	EVENT OUT

表格 9 GPIOH 复用功能配置

Port	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PH0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
PH1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-


4 功能描述

本章主要介绍 APM32F411xCxE 系列产品系统架构、中断、片上存储器、时钟、电源、外设特点，有关 Arm® Cortex®-M4F 内核的相关信息，请参考 Arm® Cortex®-M4F 技术参考手册，该手册可以在 Arm 公司的网站下载。

4.1 系统架构

4.1.1 系统框图

图 5 APM32F411xCxE 系统框图



4.1.2 地址映射

表格 10 APM32F411xCxE 系列地址映射表格

区域	起始地址	外设名称
代码	0x0000 0000	代码映射区
代码	0x0008 0000	保留
代码	0x0800 0000	FLASH
代码	0x0808 0000	保留
代码	0x1FFF 0000	系统存储区
代码	0x1FFF 7800	OTP 区
代码	0x1FFF C000	选项字节
代码	0x1FFF F008	保留
SRAM	0x2000 0000	SRAM
APB1 总线	0x4000 0000	TMR2
APB1 总线	0x4000 0400	TMR3
APB1 总线	0x4000 0800	TMR4
APB1 总线	0x4000 0C00	TMR5
APB1 总线	0x4000 1800	TMR12
APB1 总线	0x4000 1C00	TMR13
APB1 总线	0x4000 2000	TMR14
APB1 总线	0x4000 2400	保留
APB1 总线	0x4000 2800	RTC
APB1 总线	0x4000 2C00	WWDT
APB1 总线	0x4000 3000	IWDT
APB1 总线	0x4000 3400	I2S2ext
APB1 总线	0x4000 3800	SPI2/I2S2
APB1 总线	0x4000 3C00	SPI3/I2S3
APB1 总线	0x4000 4000	I2S3ext
APB1 总线	0x4000 4400	USART2
APB1 总线	0x4000 4800	USART3
APB1 总线	0x4000 4C00	UART4
APB1 总线	0x4000 5000	UART5
APB1 总线	0x4000 5400	I2C1
APB1 总线	0x4000 5800	I2C2
APB1 总线	0x4000 5C00	I2C3
APB1 总线	0x4000 6000	保留
APB1 总线	0x4000 6400	CAN1
APB1 总线	0x4000 6800	CAN2
APB1 总线	0x4000 6C00	保留
APB1 总线	0x4000 7000	PMU

区域	起始地址	外设名称
APB1 总线	0x4000 7800	保留
—	0x4000 8000	保留
APB2 总线	0x4001 0000	TMR1
APB2 总线	0x4001 0400	TMR8
APB2 总线	0x4001 0800	保留
APB2 总线	0x4001 1000	USART1
APB2 总线	0x4001 1400	USART6
APB2 总线	0x4001 1800	保留
APB2 总线	0x4001 2000	ADC1
APB2 总线	0x4001 2400	ADC2
APB2 总线	0x4001 2C00	SDIO
APB2 总线	0x4001 3000	SPI1/I2S1
APB2 总线	0x4001 3400	SPI4/I2S4
APB2 总线	0x4001 3800	SYSCFG
APB2 总线	0x4001 3818	COMP1
APB2 总线	0x4001 381C	COMP2
APB2 总线	0x4001 3C00	EINT
APB2 总线	0x4001 4000	TMR9
APB2 总线	0x4001 4400	TMR10
APB2 总线	0x4001 4800	TMR11
APB2 总线	0x4001 5000	SPI5/I2S5
APB2 总线	0x4001 5400	保留
—	0x4001 5800	保留
AHB1 总线	0x4002 0000	GPIOA
AHB1 总线	0x4002 0400	GPIOB
AHB1 总线	0x4002 0800	GPIOC
AHB1 总线	0x4002 0C00	GPIOD
AHB1 总线	0x4002 1000	GPIOE
AHB1 总线	0x4002 1400	保留
AHB1 总线	0x4002 1C00	GPIOH
AHB1 总线	0x4002 1400	保留
AHB1 总线	0x4002 3000	CRC
AHB1 总线	0x4002 3400	保留
AHB1 总线	0x4002 3800	RCM
AHB1 总线	0x4002 3C00	FLASH Reg.
AHB1 总线	0x4002 5000	保留
AHB1 总线	0x4002 6000	DMA1
AHB1 总线	0x4002 6400	DMA2

区域	起始地址	外设名称
AHB1 总线	0x4002 6800	保留
AHB2 总线	0x5000 0000	USB OTG_FS
AHB2 总线	0x5004 0000	保留
AHB2 总线	0x5006 0800	RNG
AHB2 总线	0x6000 0000	SMC
AHB2 总线	0xA000 0000	SMC Reg
AHB2 总线	0xA000 1000	QSPI Reg
AHB2 总线	0xB000 0000	QSPI
内核	0xE000 0000	内核外设
—	0xE010 0000	保留

4.1.3 启动配置

启动时，用户可设置 Boot 引脚的高低电平选择以下三种启动模式中的一种：

- 从主存储器启动
- 从 BootLoader 启动
- 从内置 SRAM 启动

若从 BootLoader 启动，用户可使用串口接口重新编程用户 Flash。

4.2 内核

APM32F411xCxE 的内核是带有 FPU 计算单元的 Arm® Cortex®-M4F，基于该平台开发成本低、功耗低，可提供优良的计算性能和先进的系统中断响应，兼容所有 Arm 工具和软件。

4.3 中断控制器

4.3.1 嵌套的向量式中断控制器(NVIC)

内置 1 个嵌套向量中断控制器（NVIC），NVIC 能够处理多达 75 个可屏蔽中断通道（不包括 16 个 Cortex®-M4F 的中断线）和 8 个优先级；可直接向内核传递中断向量入口地址，从而达到低延迟的中断响应处理能优先处理晚到的较高优先级中断。

4.3.2 外部中断/事件控制器(EINT)

外部中断/事件控制器有 21 个边沿检测器，每个检测器包含边沿检测电路、中断/事件请求产生电路；每个检测器可配置为上升沿触发、下降沿、双边沿触发，也能够单独屏蔽；最多 81 个 GPIO 可连接到 16 个外部中断线。

4.4 片上存储器

片上存储器包括主存储区、SRAM、信息块，其中信息块包括系统存储区、选项字节，系统存储区存放 BootLoader、96 位唯一设备 ID、主存储区容量信息；系统存储区出厂时已写入程序，不可擦写。

表格 11 片上存储区

存储器	最大容量	功能
主存储区	512KB	存放用户程序和数据
SRAM	128KB	CPU 能以 0 等待周期访问 (读/写)
系统存储区	30KB	存放 BootLoader、96 位唯一设备 ID、主存储区容量信息
选项字节	16Bytes	配置主存储区读写保护、MCU 工作方式

4.4.1 静态存储控制器 (SMC)

APM32F411xCxE 系列集成了 SMC 模块，支持 PC 卡、SRAM、PSRAM、NorFlash 和 NandFlash。

功能介绍：

- 写 FIFO
- 最大同步访问频率为 60MHz
- 与 LCD 连接

4.4.2 液晶显示器并行接口 (LCD)


SMC 可以配置成与多数图形 LCD 控制器的无缝连接，它支持 Intel 8080 和 Motorola 6800 的模式，并能够灵活地与特定的 LCD 接口。使用这个 LCD 并行接口可以很方便地构建简易的图形应用环境，或使用专用加速控制器的高性能方案。

4.5 时钟

4.5.1 时钟树

APM32F411xCxE 的时钟树见下图：

图 6 APM32F411xCxE 时钟树



4.5.2 时钟源

时钟源按速度分为高速时钟、低速时钟，高速时钟有 HS1CLK、HSECLK，低速时钟有 LSECLK、LS1CLK；另外，有些模块会有额外的时钟源引脚，通过外部电路获得需要的时钟频率。

4.5.3 系统时钟

可选择 HS1CLK、PLL1CLK、HSECLK 作为系统时钟，PLL1CLK 的时钟源可选择 HS1CLK、HSECLK 中的一种，配置 PLL 的倍频系数、分频系数可获得所需系统时钟。

产品复位启动时，默认选择 HS1CLK 作为系统时钟，之后用户可自行选择上述时钟源中的一种作为系统时钟。当检测到 HSECLK 失效时，系统将自动地切换回 HS1CLK，如果使能了中断，软件可以接收到相应的中断。

4.5.4 总线时钟

内置 AHB、APB1、APB2 总线，AHB 的时钟源是 SYSCLK，APB1、APB2 的时钟源是 HCLK；配置分频系数可获得所需的时钟，AHB 最高频率为 120MHz，APB2 的最高频率为 120MHz，APB1 的最高频率是 60MHz。

4.5.5 锁相环

APM32F411xCxE 系列有两个锁相环，一个是主 PLL（PLL1），一个是专门为 I2S 提供特定时钟频率的 PLL（PLL2）。它们都需要通过配置参数产生不同时钟频率，具体参数和配置寄存器请参见用户手册。

4.6 电源与电源管理

4.6.1 电源方案

表格 12 电源方案

名称	电压范围	说明
V _{DD}	1.8~3.6V	通过 V _{DD} 引脚给 I/O（具体 IO 见引脚分布图）、内部调压器供电。
V _{DDA} /V _{SSA}	1.8~3.6V	为 ADC、复位模块、RC 振荡器和 PLL 的模拟部分供电；使用 ADC 时，V _{DDA} 和 V _{SSA} 必须分别连接到 V _{DD} 和 V _{SS} 。
V _{BAT}	1.8~3.6V	当关闭 V _{DD} 时，通过内部电源切换器，为 RTC、外部 32KHz 振荡器和后备寄存器供电。

4.6.2 调压器

表格 13 调压器工作模式

名称	说明
主模式（MR）	用于运行模式
低功耗模式（LPR）	用于停机模式
掉电模式	用于待机模式，此时调压器高阻输出，内核电路掉电，调压器功耗为零，寄存器和 SRAM 的数据会全部丢失。

注：调压器在复位后始终处于工作状态，在掉电模式下高阻输出。

4.6.3 电源电压监控器

产品内部集成了上电复位（POR）、掉电复位（PDR）和欠压复位（BOR）电路。这三种电路始终处于工作状态。当掉电复位电路监测到电源电压低于规定的阈值（V_{POR/PDR}）时，即使外部复位电路，系统保持复位状态。

该产品内置能够监测 V_{DD} 并将其与 V_{PVD} 阈值比较的可编程电源电压监控器（PVD），当 V_{DD} 在 V_{PVD} 阈值范围外且中断使能时会产生中断，可通过中断服务程序将 MCU 设置成安全状态。

4.7 低功耗模式

APM32F411xCxE 支持睡眠、停机、待机三种低功耗模式，这三种模式在功耗、唤醒时间长短、唤醒方式存在差异，可依据实际应用需求选择低功耗模式。

表格 14 低功耗模式

模式	说明
睡眠模式	内核停止工作，所有外设处于工作状态，可通过中断/事件唤醒
停机模式	在 SRAM 和寄存器数据不丢失的情况下，停机模式可达到最低的功耗； 内部 1.2V 供电模块的时钟都会停止，HSECLK 晶体谐振器、HSICKL、PLL 被禁止，调压器可配置普通模式或低功耗模式； 任何外部中断线可唤醒 MCU，外部中断线包括 16 个外部中断线之一、PVD 输出、RTC。
待机模式	该模式功耗最低； 内部调压器被关闭，所有 1.2V 供电模块掉电，HSECLK 晶体谐振器、HSICKL 时钟关闭，SRAM 和寄存器的数据消失，RTC 区域、后备寄存器内容仍然保留，待机电路仍工作； NRST 上的外部复位信号、IWDG 复位、WKUP 引脚上的上升边沿或 RTC 的事件都会唤醒 MCU 退出待机模式。

4.8 DMA

内置 2 个 DMA，共 16 个数据流。每个数据流对应 8 个通道，但每个数据流同一时刻只能使用 1 个通道。支持 DMA 请求的外设有：ADC、SPI、USART、I2C、TMRx。可配置 4 级 DMA 通道优先级。支持“存储器→存储器、存储器→外设、外设→存储器”数据传输（存储器包括 Flash、SRAM）。

4.9 GPIO

GPIO 可以配置为通用输入、通用输出、复用功能、模拟输入输出。通用输入可以配置成浮空输入、上拉输入、下拉输入，通用输出可以配置成推挽输出、开漏输出，复用功能可以用于数字外设，模拟输入输出可以用于模拟外设以及低功耗模式；可以配置使能/禁止上拉/下拉电阻；可以配置 2MHz、10MHz、50MHz、100MHz 的速度，速度越大，功耗、噪声也会越大。

4.10 通信外设

4.10.1 USART/UART

该芯片内置多达 6 个通用同步/异步收发器，USART1/6 接口通信速率可达 12.5Mbit/s，USART2 的通信速率可达 6.25Mbit/s，其它 USART/UART 的通信速率可达 5.25Mbit/s，所有 USART/UART 可配置波特率、奇偶校验位、停止位、数据位长度，都可以支持 DMA。各个 USART/UART 功能差异如下表：

表格 15 USART/UART 功能差异

USART 模式/功能	USART1	USART2	USART3	UART4	UART5	USART6
调制解调器的硬件流控制	√	√	√	—	—	√
智能卡模式	√	√	√	—	—	√
IrDA SIR 编码解码器功能	√	√	√	√	√	√
LIN 模式	√	√	√	√	√	√

USART 模式/功能	USART1	USART2	USART3	UART4	UART5	USART6
标准特性	√	√	√	√	√	√
SPI 主机	√	√	√	—	—	√
16 倍过采样下的最大波特率 (Mbit/s)	6.25	3.12	2.62	2.62	2.62	6.25
8 倍过采样下的最大波特率 (Mbit/s)	12.5	6.25	5.25	5.25	5.25	12.5
APB 映射	APB2	APB1	APB1	APB1	APB1	APB2

注：√=支持。

4.10.2 I2C

内置 I2C1/2/3 总线接口，均可工作于多主模式或从模式，支持 7 位或 10 位寻址，7 位从模式时支持双从地址寻址，通信速率支持标准模式（最高 100kbit/s）、快速模式（最高 400kbit/s）、超快速模式（1Mbit/s）；内置了硬件 CRC 发生器/校验器；它们可以使用 DMA 操作并支持 SMBus 总线 2.0 版/PMBus 总线。

4.10.3 SPI/I2S

内置 5 个 SPI，在主模式、从模式下均支持全双工、半双工通信，可使用 DMA 控制器，可配置每帧 8 位或 16 位，SPI1/4/5 的最高通信速率为 50Mbit/s，SPI2/3 的最高通信速率为 25Mbit/s。硬件的 CRC 产生/校验支持基本的 SD 卡和 MMC 模式。

所有的 SPI 接口都可以使用 DMA 操作。

内置 5 个 I2S（与 SPI1/2/3/4/5 复用），支持主模式、从模式半双工通信，支持同步传输，可配置 16 位或 32 位分辨率的 16 位、24 位、32 位数据传输，音频采样率可配置的范围是 8kHz~192kHz；当一个或者两个 I2S 接口配置为主模式，其主时钟可以以 256 倍采样频率输出给外部的 DAC 或解码器（CODEC）。

4.10.4 QSPI

内嵌 1 个 QSPI 专用通信接口，支持 DMA 操作，可以通过单、双线或四线 SPI 模式连接外部 Flash，支持 8 位、16 位和 32 位访问。内部有 8 bytes 的发送 FIFO 和 8 bytes 的接收 FIFO。

4.10.5 CAN

内置 2 个 CAN，兼容 2.0A 和 2.0B（主动）规范，通信速率最高可达 1Mbit/s。它可以接收和发送 11 位标识符的标准帧，也可以接收和发送 29 位标识符的扩展帧。具有 3 个发送邮箱，2 个 3 级深度的接收 FIFO 和 28 个可调节的滤波器。

4.10.6 USB_OTG

产品内嵌一个 USB_OTG_FS 控制器，可同时支持主机和从机功能，符合 USB 2.0 规范的 On-The-Go 补充标准，也可配置为“仅主机”或“仅从机”模式，完全符合 USB 2.0 规范，OTG_FS 时钟（48MHz）由特定的 PLL 输出。

4.10.7 SDIO

安全数字输入/输出接口能够连接 SD 卡，SD I/O 卡，多媒体卡（MMC），eMMC 和 CE-ATA 卡主机接口，提供 AHB 系统总线与 SD 存储卡、SD I/O 卡、MMC 和 CE-ATA 设备之间的数据传

输。

4.11 ADC

内置 2 个 ADC，精度为 12 位，每个 ADC 最多有 16 个外部通道和 3 个内部通道，内部通道分别测量温度传感器电压、参考电压和备份电压。各通道 A/D 转换模式有单次、连续、扫描或间断，ADC 转换结果可以左对齐或右对齐存储在 16 位数据寄存器中；支持模拟看门狗，支持 DMA。

4.11.1 温度传感器

内置 1 个温度传感器（TSensor），内部连接 ADC_IN18 通道，传感器产生的电压随着温度线性变化，可通过 ADC 获取转换的电压值换算成温度。

表格 16 Tsensor 校准值

校准值名称	描述	存储地址
V _{sensor_CAL1}	在 30°C 温度，V _{DDA} =3.3V 下采集的原始数据	0x1FFF 7A2C - 0x1FFF 7A2D
V _{sensor_CAL2}	在 110°C 温度，V _{DDA} =3.3V 下采集的原始数据	0x1FFF 7A2E - 0x1FFF 7A2F

4.11.2 V_{BAT} 监控器

内置 1 个 V_{BAT} 监控器，内部连接 ADC_IN18 通道。当同时设置温度传感器和 V_{BAT} 转换时，仅执行 V_{BAT} 转换。

4.11.3 内部参考电压

内置参考电压 V_{REFINT}，内部连接 ADC_IN17 通道，可通过 ADC 获取该 V_{REFINT}；V_{REFINT} 为 ADC、比较器提供稳定的电压输出。

表格 17 内部参考电压校准值

校准值名称	描述	存储地址
V _{REFINT_CAL}	在 25°C(±5°C)温度，V _{DDA} =3.3V(±10mV)下采集的原始数据	0x1FFF 7A2A - 0x1FFF 7A2B

4.12 比较器

内置 2 个快速轨到轨比较器，内/外部参考电压、迟滞、速率、支持可编程，输出极性支持可配置，参考电压可选择内部参考电压（V_{REFINT}）、内部参考电压的 1/4 或 1/2 或 3/4，可产生中断，支持通过外部中断唤醒进入 sleep、stop 模式的 MCU。

4.13 定时器

内置 2 个 16 位高级定时器（TMR1/8）、8 个 16 位通用定时器（TMR3/4/9/10/11/12/13/14）、2 个 32 位通用定时器（TMR2/5）、1 个独立看门狗定时器、1 个窗口看门狗定时器和 1 个系统滴答定时器。

看门狗定时器可以用来检测程序是否正常运行。

系统滴答定时器内核的外设，具有自动重装载功能，当计数器为 0 时能产生一个可屏蔽系统中断，可以用于实时操作系统和普通延时。

表格 18 高级/通用和系统滴答定时器功能比较

定时器类型	系统滴答定时器	通用定时器				高级定时器
定时器名称	Sys Tick Timer	TMR2/5	TMR3/4	TMR9/12	TMR10/11/13/14	TMR1/8
计数器分辨率	24 位	32 位	16 位			16 位
计数器类型	向下	向上, 向下, 向上/下		向上		向上, 向下, 向上/下
预分频系数	-	1~65536 间任意整数				1~65536 间任意整数
产生 DMA 请求	-	可以		不可以		可以
捕获/比较通道	-	4		2	1	4
互补输出	-	没有				有
引脚特性	-	1 路外部触发信号输入引脚; 4 路非互补通道引脚。	2 路非互补通道引脚	1 路非互补通道引脚		1 路外部触发信号输入引脚; 1 路刹车输入信号引脚; 3 对互补通道引脚; 1 路非互补通道引脚。
功能说明	专用于实时操作系统。具有自动重加载功能。当计数器为 0 时能产生一个可屏蔽系统中断。可编程时钟源。	提供同步或事件链接功能。在调试模式下, 计数器可以被冻结。可用于产生 PWM 输出。每个定时器都有独立的 DMA 请求机制 (仅适用于 TMR2/3/4/5)。可以处理增量编码器的信号。				具有带死区插入的互补 PWM 输出。配置为 16 位标准定时器时, 它与 TMRx 定时器具有相同的功能。配置为 16 位 PWM 发生器时, 它具有全调制能力(0~100%)。在调试模式下, 计数器可以被冻结, 同时 PWM 输出被禁止。提供同步或事件链接功能。

表格 19 IWDT 和 WWDT 功能比较

名称	计数器分辨率	计数器类型	预分频系数	功能说明
独立看门狗	12 位	向下	1~256 之间的任意整数	由一个内部独立的 32KHz 的 RC 振荡器提供时钟; 因为这个 RC 振荡器独立于主时钟, 所以它可运行于停机和待机模式。在发生问题时可复位整个系统。

名称	计数器分辨率	计数器类型	预分频系数	功能说明
				可以作为一个自由定时器为应用程序提供超时管理。 通过选项字节可以配置成是软件或硬件启动看门狗。 在调试模式下，计数器可以被冻结。
窗口看门狗	7 位	向下	-	可以设置成自由运行。 在发生问题时可复位整个系统。 由主时钟驱动，具有早期预警中断功能； 在调试模式下，计数器可以被冻结。

4.14 RTC

内置 1 个 RTC，引脚有 LSECLK 信号输入引脚（OSC32_IN、OSC32_OUT）、HSECLK 信号输入引脚（OSC_IN、OSC_OUT）、1 个 TAMP 输入信号检测引脚（RTC_TAMP1）；时钟源可选择外部 32.768kHz 的外部晶振、谐振器或振荡器、LSICLK、HSECLK/128；默认由 V_{DD} 供电，当 V_{DD} 断电时，可自动切换至 V_{BAT} 供电，RTC 配置及时间数据不丢失；产生系统复位、软件复位、电源复位时，RTC 配置及时间数据不丢失；支持闹钟、日历功能。

4.14.1 备份域

20 个备份寄存器，默认由 V_{DD} 供电，当 V_{DD} 断电时，可自动切换至 V_{BAT} 供电，备份寄存器数据不丢失；产生系统复位、软件复位、电源复位时，备份寄存器数据不丢失。

4.15 RNG

嵌入一个 RNG，提供由集成模拟生成的 32 位随机数。

4.16 CRC

内置 1 个 CRC（循环冗余校验）计算单元，可产生 CRC 码，可操作 8 位、16 位、32 位数据。

5 电气特性

5.1 电气特性测试条件

5.1.1 最大值和最小值

除非特别说明，所有产品是在 $T_A=25^{\circ}\text{C}$ 下在生产线上进行测试的。其最大和最小值可支持所定最恶劣的环境温度、供电电压和时钟频率。

在每个表格下方的注解中说明是通过综合评估、设计仿真或工艺特性得到的数据，没有在生产线上进行测试；在综合评估的基础上，通过样本测试，取其平均值再加减三倍的标准差(平均 $\pm 3\Sigma$)得到最大和最小数值。

5.1.2 典型值


除非特别说明，典型数据是基于 $T_A=25^{\circ}\text{C}$ 、 $V_{DD}=V_{DDA}=3.3\text{V}$ 测量，这些数据仅用于设计指导。

5.1.3 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。

5.1.4 电源方案

图 7 电源方案



注:

- (1) 图中的 V_{DDx} 表示 V_{DD} 的个数是 x 个。
- (2) $4.7\mu F$ 仅适用于使用一个 V_{CAP} 的情况下。

5.1.5 负载电容

图 8 测量引脚参数时的负载条件




图 9 引脚输入电压测量方案





图 10 功耗测量方案



5.2 通用工作条件下的测试

表格 20 通用工作条件


符号	参数	条件	最小值	典型值	最大值	单位
f _{HCLK}	内部 AHB 时钟频率	-	-	-	120	MHz
f _{PCLK1}	内部 APB1 时钟频率	-	-	-	60	

符号	参数	条件	最小值	典型值	最大值	单位
f _{PCLK2}	内部 APB2 时钟频率	-	-	-	120	
V _{DD}	主电源电压	-	1.8	-	3.6	V
V _{DDA}	模拟电源电压 (都未使用 ADC 时)	必须与 V _{DD} 相同	1.8	-	2.4	V
	模拟电源电压 (使用 ADC 时)		2.4	-	3.6	
V _{BAT}	备份域电源电压	-	1.8	-	3.6	V
V _{I2}	使用调压器, VCAP_1/VCAP_2 引脚上的 1.2V 内部电压	VOSSSEL[1:0]=01 最大频率为 64MHz	1.08	1.14	1.20	V
		VOSSSEL[1:0]=10 最大频率为 84MHz	1.20	1.26	1.32	
		VOSSSEL[1:0]=11 最大频率为 120MHz	1.26	1.32	1.38	
T _A	环境温度 (温度标号 6)	最大功率耗散	-40	-	85	°C

5.3 外部电容器

通过将外部电容器 C_{EXT} 连接到 VCAP_1 和 VCAP_2 引脚来实现主调压器的稳定。对于仅支持使用一个 VCAP 引脚的情况下, 可以通过单个电容器来代替 2 个外部电容器 C_{EXT}。其中 ESR 为等效串联电阻。

图 11 外部电容器 C_{EXT}



5.3.1 VCAP_1/VCAP_2 工作条件

使用单个 VCAP 引脚的外部电容器的电容 C_{EXT} 为 4.7 μ F。使用单个 VCAP 引脚的外部电容器的 ESR 小于 1 Ω 。如果绕过调压器，可以采用 2 个 100nF 的去耦电容器来代替 2 个 2.2 μ F 的 VCAP 电容。

5.4 绝对最大额定值

器件上的载荷如果超过绝对最大额定值，可能会导致器件永久性的损坏。这里只是给出能承受的最大载荷，不保证在此条件下器件的功能运行正常。

5.4.1 最大温度特性

表格 21 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-65 ~ +150	$^{\circ}C$
T_J	最大结温度	130	$^{\circ}C$

5.4.2 最大额定电压特性

所有的电源(V_{DD}, V_{DDA})和地(V_{SS}, V_{SSA})引脚必须始终连接到外部限定范围内的供电电源上。

表格 22 最大额定电压特性

符号	描述	最小值	最大值	单位
$V_{DD} - V_{SS}$	外部主供电电压	-0.3	4.0	V
V_{IN}	在 5V 容忍和 3.3V 标准 I/O 的引脚上的输入电压	$V_{SS}-0.3$	$V_{DD}+4$	
	在其它引脚上的输入电压	$V_{SS}-0.3$	4.0	
	Boot0 的输入电压	V_{SS}	9.0	
$ \Delta V_{DDx} $	不同供电引脚之间的电压差	-	50	mV
$ V_{SSx}-V_{SS} $	不同接地引脚之间的电压差	-	50	

5.4.3 最大额定电流特性

表格 23 电流特性

符号	描述	最大值	单位
I_{VDD}	经过 V_{DD}/V_{DDA} 电源线的最大电流(供应电流) ⁽¹⁾	100	mA
I_{VSS}	经过 V_{SS} 地线的最大电流(流出电流) ⁽¹⁾	-100	
ΣI_{VDD}	所有经过 V_{DD}/V_{DDA} 电源线的总电流(供应电流) ⁽¹⁾	160	
ΣI_{VSS}	所有经过 V_{SS} 地线的总电流(流出电流) ⁽¹⁾	-160	
ΣI_{IO}	所有任意 I/O 和控制引脚上的灌电流 ⁽⁴⁾	120	
	所有任意 I/O 和控制引脚上的拉电流 ⁽⁴⁾	-120	

符号	描述	最大值	单位
I _{IO}	任意 I/O 和控制引脚上的灌电流	25	
	任意 I/O 和控制引脚上的拉电流	-25	
I _{INJ(PIN)} ⁽²⁾	3.3V 标准 I/O 和 5T 引脚的注入电流 ⁽³⁾	-5/+0	
	Boot0 和 NRST 引脚的注入电流 ⁽³⁾		
Σ I _{INJ(PIN)}	所有 I/O 和控制引脚上的总注入电流 ⁽⁵⁾	±25	

注意:

- (1) 所有的电源(VDD, VDDA)和地(VSS, VSSA)必须始终在允许范围内。
- (2) 流出电流会干扰器件的模拟性能。
- (3) I/O 不能进行正注入; VIN<VSS 时, IINJ(PIN)不能超过最大允许输入电压值。
- (4) 正确分布在所有任意 I/O 和控制引脚上的电流消耗。
- (5) 当几个 I/O 口同时有注入电流时, Σ IINJ(PIN)的最大值为流入电流与流出电流的即时绝对值之和。

5.4.4 静电放电 (ESD)

表格 24 ESD 绝对最大额定值

符号	参数	条件	范围	单位
V _{ESD(HBM)}	静电放电电压 (人体模型)	TA = +25 °C, 符合 ANSI/ESDA/JEDEC JS-001-2017	±4000	V
V _{ESD(CDM)}	静电放电电压 (充电设备模型)	TA = +25 °C, 符合 ANSI/ESDA/JEDEC JS-002-2018	500	

注: 由第三方测试机构测试, 不在生产中测试。

5.4.5 静态栓锁 (LU)

表格 25 静态栓锁

符号	参数	条件	类型
LU	静态栓锁类	TA = +105°C, 符合 JEDEC JESD78F-2022	II 类 A

注: 由第三方测试机构测试, 不在生产中测试。

5.5 片上存储器

5.5.1 Flash 特性

表格 26 Flash 存储器特性

符号	参数	条件	最小值	典型值	最大值	单位	
t _{prog}	8/16/32 位编程时间	TA = -40~85°C V _{DD} =1.8~3.6V	70	77.7	85	μs	
t _{ERASE1}	页 (16KBytes) 擦除时间	TA = -40~85°C V _{DD} =1.8~3.6V	8 位	55	58.7	65	ms
			16 位	55	58.7	65	
			32 位	55	58.7	65	

符号	参数		条件	最小值	典型值	最大值	单位
t _{ERASE2}	页 (64KBytes) 擦除时间	8 位	T _A = -40~85°C V _{DD} =1.8~3.6V	220	234.9	250	s
		16 位		220	234.9	250	
		32 位		220	234.8	250	
t _{ERASE3}	页 (128KBytes) 擦除时间	8 位		450	469.7	500	
		16 位		450	469.7	500	
		32 位		450	469.7	500	
t _{ME}	整片擦除时间	8 位	-	9.1	10	s	
		16 位	-	9.1	10		
		32 位	-	9.1	10		
V _{prog}	8 位编程的电压		T _A = -40~85°C	1.8	-	3.6	V
	16 位编程的电压			2.1	-	3.6	
	32 位编程的电压			2.7	-	3.6	

注：由综合评估得出，不在生产中测试。

5.6 时钟

5.6.1 外部时钟源特性

5.6.1.1 晶体谐振器产生的高速外部时钟

有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

表格 27 HSECLK4~26MHz 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{OSC_IN}	振荡器频率	-	4	-	26	MHz
R _F	反馈电阻	-	-	200	-	kΩ
I _{DD(HSECLK)}	HSECLK 电流消耗	V _{DD} =3.3V, C _L =10pF@8MHz	-	-	0.5	mA
t _{SU(HSECLK)}	启动时间	V _{DD} 是稳定的	-	2	-	ms

注：由综合评估得出，不在生产中测试。

5.6.1.2 晶体谐振器产生的低速外部时钟

有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

表格 28 LSECLK 振荡器特性(f_{LSECLK}=32.768KHz)

符号	参数	条件	最小值	典型值	最大值	单位
f _{OSC_IN}	振荡器频率	-	-	32.768	-	KHz
I _{DD(LSECLK)}	LSECLK 电流消耗	-	-	-	1	μA

符号	参数	条件	最小值	典型值	最大值	单位
$t_{SU(LSECLK)}^{(1)}$	启动时间	V_{DD} 稳定	-	2	-	s

注：由综合评估得出，不在生产中测试。

(1) $t_{SU(LSECLK)}$ 是启动时间，是从软件使能 LSECLK 开始测量，直至得到稳定的 32.768KHz 振荡这段时间；这个数值是使用一个标准的晶体谐振器测量得到的，它可能因晶体制造商的不同而不同。

5.6.2 内部时钟源特性

5.6.2.1 高速内部 (HSICLK) RC 振荡器

表格 29 HSICLK 振荡器特性

符号	参数	条件		最小值	典型值	最大值	单位
f_{HSICLK}	频率	-		-	16	-	MHz
$A_{CC(HSICLK)}$	HSICLK 振荡器的精度	工厂校准	$V_{DD}=1.8-3.6V, T_A=-40\sim 85^{\circ}C$	-2	-	2.5	%
$I_{DDA(HSICLK)}$	HSICLK 振荡器功耗	-		-	60	80	μA
$t_{SU(HSICLK)}$	HSICLK 振荡器启动时间	$V_{DD}=3.3V, T_A=-40\sim 85^{\circ}C$		-	2.2	4	μs

注：由综合评估得出，不在生产中测试。

5.6.2.2 低速内部 (LSICLK) RC 振荡器

表格 30 LSICLK 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{LSICLK}	频率	$V_{DD}=1.8-3.6V, T_A=-40\sim 85^{\circ}C$	17	32	47	KHz
$I_{DD(LSICLK)}$	LSICLK 振荡器功耗	-	-	0.4	0.6	μA
$t_{SU(LSICLK)}$	LSICLK 振荡器启动时间	$V_{DD}=1.8-3.6V, T_A=-40\sim 85^{\circ}C$	-	15	40	μs

注：由综合评估得出，不在生产中测试。

5.6.3 PLL 特性

表格 31 PLL1 特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{PLL1_IN}	PLL1 输入时钟	$V_{DD}=1.8-3.6V, T_A=-40\sim 85^{\circ}C$	0.95	1	2.1	MHz
	PLL1 输入时钟占空比	-	45	-	55	%
f_{PLL1_OUT}	PLL1 倍频输出时钟	$V_{DD}=1.8-3.6V, T_A=-40\sim 85^{\circ}C$	10	-	120	MHz
Jitter	周期抖动	系统时钟 10M~120MHz	-	± 200	-	ps
t_{LOCK1}	PLL1 锁相时间	-	30	-	200	μs

注：由综合评估得出，不在生产中测试。

表格 32 PLL2 特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{PLL2_IN}	PLL2 输入时钟	V _{DD} =1.8-3.6V, T _A =-40~85℃	0.95	1	2.1	MHz
	PLL2 输入时钟占空比	-	45	-	60	%
f _{PLL2_OUT}	PLL2 倍频输出时钟	V _{DD} =1.8-3.6V, T _A =-40~85℃	20	-	120	MHz
Jitter	周期抖动	系统时钟 10M~120MHz	-	±200	-	ps
t _{LOCK1}	PLL 锁相时间	-	75	-	200	μs

5.7 电源与电源管理

5.7.1 内嵌复位和电源控制模块特性测试

表格 33 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{POR/PDR}	上电/掉电复位阈值	下降沿	1.66	1.68	1.72	V
		上升沿	1.71	1.72	1.76	V
V _{BOR1}	欠压阈值级别 1	下降沿	2.19	2.22	2.27	V
		上升沿	2.29	2.31	2.32	V
V _{BOR2}	欠压阈值级别 2	下降沿	2.49	2.53	2.59	V
		上升沿	2.58	2.60	2.61	V
V _{BOR3}	欠压阈值级别 3	下降沿	2.82	2.86	2.92	V
		上升沿	2.91	2.93	2.96	V
V _{BORhyst}	BOR 迟滞	-	-	100	-	mV
V _{PDRhyst}	PDR 迟滞	-	-	40	-	mV
T _{RSTTEMPO}	复位持续时间	-	1.2	-	9	ms

注：由综合评估得出，不在生产中测试。

表格 34 可编程电源电压检测器特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVD}	可编程电源电压检测器电平选择	PLS[2:0]=000 (上升沿)	2.09	-	2.21	V
		PLS[2:0]=000 (下降沿)	1.98	-	2.11	V
		PLS[2:0]=000 (PVD 迟滞)	100	-	110	mV
		PLS[2:0]=001 (上升沿)	2.23	-	2.39	V
		PLS[2:0]=001 (下降沿)	2.13	-	2.28	V
		PLS[2:0]=001 (PVD 迟滞)	100	-	120	mV
		PLS[2:0]=010 (上升沿)	2.39	-	2.52	V

符号	参数	条件	最小值	典型值	最大值	单位
		PLS[2:0]=010 (下降沿)	2.29	-	2.41	V
		PLS[2:0]=010 (PVD 迟滞)	100	-	120	mV
		PLS[2:0]=011 (上升沿)	2.54	-	2.59	V
		PLS[2:0]=011 (下降沿)	2.44	-	2.58	V
		PLS[2:0]=011 (PVD 迟滞)	90	-	100	mV
		PLS[2:0]=100 (上升沿)	2.70	-	2.85	V
		PLS[2:0]=100 (下降沿)	2.59	-	2.74	V
		PLS[2:0]=100 (PVD 迟滞)	110	-	120	mV
		PLS[2:0]=101 (上升沿)	2.86	-	3.01	V
		PLS[2:0]=101 (下降沿)	2.65	-	2.92	V
		PLS[2:0]=101 (PVD 迟滞)	90	-	110	mV
		PLS[2:0]=110 (上升沿)	2.96	-	3.12	V
		PLS[2:0]=110 (下降沿)	2.85	-	3.00	V
		PLS[2:0]=110 (PVD 迟滞)	110	-	120	mV
		PLS[2:0]=111 (上升沿)	3.07	-	3.21	V
		PLS[2:0]=111 (下降沿)	2.95	-	3.09	V
		PLS[2:0]=111 (PVD 迟滞)	110	-	130	mV

注：由综合评估得出，不在生产中测试。

5.8 功耗

5.8.1 功耗测试环境

- (1) 执行 Dhystone2.1，编译环境为 Keil.V5，编译优化等级为 L0 条件下测得的。
- (2) 所有的 I/O 引脚都处于模拟输入模式，并连接到一个静态电平上 V_{DD} 或 V_{SS} （无负载）
- (3) 除非特别说明，所有的外设都关闭
- (4) Flash 等待周期的设置与 f_{HCLK} 的关系：
 - 0~30MHz: 0 个等待周期
 - 30~60MHz: 1 个等待周期
 - 60~90MHz: 2 个等待周期
 - 90~120MHz: 3 个等待周期
- (5) 当外设开启时： $f_{PCLK1}=f_{HCLK}/4$ ， $f_{PCLK2}=f_{HCLK}/2$

5.8.2 运行模式功耗

表格 35 程序在 Flash (ART 开) 执行, 运行模式的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾ (T _A =25°C)				最大值 ⁽¹⁾ (T _A =85°C)			
			V _{DD} =1.8V		V _{DD} =3.6V		V _{DD} =1.8V		V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
运行模式功耗	HSECLK 8M 倍频, PLL 使能, 关闭 HSICKL, 使能所有外 设 ⁽²⁾	120MHz	573.47	32.39	597.82	32.36	616.28	33.74	646.85	34.47
		100MHz	526.17	26.68	532.69	26.91	583.02	28.44	589.86	28.56
		84MHz	693.94	22.49	700.11	23.18	745.43	24.26	752.26	24.35
		64MHz	593.41	15.59	599.35	15.99	646.22	16.61	653.51	16.98
		50MHz	526.22	12.30	532.48	12.70	584.69	13.05	589.71	13.84
		20MHz	479.82	5.76	486.34	6.19	539.42	6.65	545.95	6.98
	HSECLK 8M 倍频, PLL 使能, 关闭 HSICKL, 关闭所有外 设 ⁽²⁾	120MHz	574.10	19.95	580.15	19.58	629.81	20.45	634.52	22.25
		100MHz	526.14	14.70	532.42	14.93	583.93	15.94	590.01	16.28
		84MHz	693.58	12.47	699.77	13.00	745.12	14.27	751.66	14.17
		64MHz	593.03	8.64	599.47	8.98	645.61	9.45	653.36	9.88
		50MHz	525.91	6.83	532.02	7.26	583.32	7.56	589.55	8.08
		20MHz	479.91	3.31	485.87	3.73	539.27	4.12	545.34	4.51
	HSICKL, PLL 关闭, 使能所有外设 ⁽²⁾	16MHz	107.58	4.45	117.57	4.58	121.66	5.49	132.31	5.47
		1MHz	107.79	3.62	117.57	3.74	121.80	4.67	132.79	4.75
	HSICKL, PLL 关闭, 关闭所有外设 ⁽²⁾	16MHz	107.84	2.35	117.46	2.36	122.71	3.21	132.66	3.27
		1MHz	107.74	2.31	117.27	2.32	121.97	3.19	132.61	3.25

注:

(1) 由综合评估得出, 不在生产中测试。

(2) 当 ADC、HSECLK、LSECLK、HSICKL、LSICKL 等模拟外设打开时, 需要考虑额外的功耗。

表格 36 程序在 Flash (ART 关) 执行, 运行模式的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾ (T _A =25°C)				最大值 ⁽¹⁾ (T _A =85°C)			
			V _{DD} =1.8V		V _{DD} =3.6V		V _{DD} =1.8V		V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
运行模式功耗	HSECLK 8M 倍频, PLL 使能, 关闭 HSICKL, 使能所有外设 ⁽²⁾	120MHz	574.10	29.32	579.91	29.96	6.28.60	31.09	635.59	31.70
		100MHz	526.87	24.75	532.63	25.39	582.57	26.30	589.86	27.16
		84MHz	693.79	21.23	699.70	21.73	745.58	22.52	752.26	23.10
		64MHz	593.55	14.95	599.17	15.40	656.83	16.03	653.51	16.49
		50MHz	526.19	11.81	532.60	12.27	582.11	12.71	589.86	13.32

参数	条件	f _{HCLK}	典型值 ⁽¹⁾ (T _A =25°C)				最大值 ⁽¹⁾ (T _A =85°C)			
			V _{DD} =1.8V		V _{DD} =3.6V		V _{DD} =1.8V		V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
		20MHz	480.20	5.5421	486.28	6.00	540.03	6.40	546.26	6.83
HSECLK 8M 倍频, PLL 使能, 关闭 HSICLK, 关闭所有外设 ⁽²⁾		120MHz	574.25	15.09	580.03	15.69	629.05	16.49	634.98	17.04
		100MHz	526.49	12.85	532.73	13.48	583.63	14.09	589.71	14.73
		84MHz	693.89	11.02	699.86	11.59	744.97	12.18	751.05	13.00
		64MHz	592.99	7.94	599.08	8.45	647.28	8.76	653.21	9.35
		50MHz	526.16	6.35	532.19	6.80	583.17	7.18	589.55	7.78
		20MHz	480.05	3.11	486.22	3.54	540.48	3.93	547.32	4.31
HSICLK, PLL 关闭, 使能所有外设 ⁽²⁾		16MHz	107.34	4.83	117.53	4.99	122.26	6.18	132.46	6.31
		1MHz	107.77	4.01	117.55	4.16	121.91	5.31	132.11	5.50
HSICLK, PLL 关闭, 关闭所有外设 ⁽²⁾		16MHz	107.42	2.67	117.62	2.89	121.86	3.85	133.56	3.97
		1MHz	107.78	2.66	117.61	2.87	122.41	3.86	132.66	3.93

注:

(1) 由综合评估得出, 不在生产中测试。

(2) 当 ADC、HSECLK、LSECLK、HSICLK、LSICLK 等模拟外设打开时, 需要考虑额外的功耗。

表格 37 程序在 SRAM (ART 关) 中执行, 运行模式的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾ (T _A =25°C)				最大值 ⁽¹⁾ (T _A =85°C)			
			V _{DD} =1.8V		V _{DD} =3.6V		V _{DD} =1.8V		V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
运行模式功耗	HSECLK 8M 倍频, PLL 使能, 关闭 HSICLK, 使能所有外设 ⁽²⁾	120MHz	574.70	33.63	580.07	33.90	628.29	36.51	634.83	36.39
		100MHz	526.51	27.95	532.54	28.39	581.96	29.69	588.95	31.09
		84MHz	693.70	24.07	699.77	24.26	743.45	25.88	750.74	25.85
		64MHz	593.46	17.06	599.19	17.49	646.37	18.14	653.06	18.53
		50MHz	526.26	12.89	532.48	13.28	582.11	13.75	589.40	14.78
		20MHz	480.11	6.04	486.12	6.44	538.96	6.86	544.74	7.22
	HSECLK 8M 倍频, PLL 使能, 关闭 HSICLK, 关闭所有外设 ⁽²⁾	120MHz	574.24	19.44	580.15	19.65	627.23	21.70	634.52	22.31
		100MHz	526.17	16.11	532.75	16.48	582.72	17.47	588.95	18.65
		84MHz	693.48	14.05	699.64	14.19	743.60	15.45	751.20	15.64
		64MHz	593.09	10.04	599.25	10.52	646.68	11.03	651.69	11.37
		50MHz	526.22	7.47	532.42	7.45	581.81	8.14	588.03	8.90

参数	条件	f _{HCLK}	典型值 ⁽¹⁾ (T _A =25℃)				最大值 ⁽¹⁾ (T _A =85℃)			
			V _{DD} =1.8V		V _{DD} =3.6V		V _{DD} =1.8V		V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
		20MHz	480.29	3.63	586.23	4.02	537.60	4.39	545.65	4.73
HSICKL, PLL 关闭, 使能所有 外设 ⁽²⁾		16MHz	107.91	4.63	117.67	4.71	121.25	5.42	132.20	5.52
		1MHz	107.80	3.80	117.30	3.87	121.72	4.56	131.88	4.66
HSICKL, PLL 关闭, 关闭所有 外设 ⁽²⁾		16MHz	104.76	2.47	117.43	2.54	121.51	3.23	132.22	3.28
		1MHz	107.57	2.44	117.36	2.52	121.98	3.18	131.42	3.27

注:

- (1) 由综合评估得出, 不在生产中测试。
- (2) 当 ADC、HSECLK、LSECLK、HSICKL、LSICKL 等模拟外设打开时, 需要考虑额外的功耗。

5.8.3 睡眠模式功耗

表格 38 程序在 Flash (ART 关) 中执行, 睡眠模式下的功耗

参数	条件	f _{HCLK}	典型值 ⁽¹⁾ (T _A =25℃)				最大值 ⁽¹⁾ (T _A =85℃)				
			V _{DD} =1.8V		V _{DD} =3.6V		V _{DD} =1.8V		V _{DD} =3.6V		
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	
睡眠 模式 功耗	HSECLK 8M 倍 频, PLL 使能, 关闭 HSICKL, 使能所有外设 ⁽²⁾	120MHz	574.27	22.65	580.16	23.03	629.36	24.17	635.28	24.54	
		100MHz	526.40	18.96	532.86	19.35	583.32	20.36	588.49	20.76	
		84MHz	693.76	16.25	699.67	16.64	744.82	17.50	751.35	17.83	
		64MHz	593.11	11.33	599.44	11.69	646.83	12.31	653.21	12.62	
		50MHz	526.14	8.95	531.85	9.31	583.17	9.88	588.79	10.18	
		20MHz	479.27	4.27	486.03	4.60	538.51	5.09	545.95	5.37	
	HSECLK 8M 倍 频, PLL 使能, 关闭 HSICKL, 关闭所有外设 ⁽²⁾	120MHz	573.47	7.65	585.70	8.01	616.28	8.75	646.85	9.05	
		100MHz	521.50	6.46	552.07	6.81	585.70	7.53	616.28	7.83	
		84MHz	686.60	5.65	711.06	6.00	738.57	6.62	769.15	6.92	
		64MHz	585.70	4.01	610.16	4.35	646.85	4.79	677.42	5.06	
		50MHz	521.50	3.24	545.96	3.57	585.70	3.99	616.28	4.30	
		20MHz	472.58	1.72	493.98	2.06	524.56	2.47	555.13	2.74	
	HSICKL, PLL 关闭, 使能所有 外设 ⁽²⁾	16MHz	107.86	3.35	117.34	3.37	121.62	4.13	132.41	4.15	
		1MHz	107.81	2.52	117.37	2.54	121.49	3.27	133.59	3.32	
			16MHz	107.63	1.08	117.33	1.09	121.36	1.83	132.54	1.85

参数	条件	f _{HCLK}	典型值 ⁽¹⁾ (T _A =25°C)				最大值 ⁽¹⁾ (T _A =85°C)			
			V _{DD} =1.8V		V _{DD} =3.6V		V _{DD} =1.8V		V _{DD} =3.6V	
			I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)	I _{DDA} (μA)	I _{DD} (mA)
	HSICKL, PLL 关闭, 关闭所有 外设 ⁽²⁾	1MHz	107.56	1.05	117.69	1.06	121.43	1.80	131.53	1.81

注:

(1) 由综合评估得出, 不在生产中测试。

(2) 当 ADC、HSECLK、LSECLK、HSICKL、LSICKL 等模拟外设打开时, 需要考虑额外的功耗。

5.8.4 停机模式功耗

表格 39 停机模式功耗

条件		典型值 ⁽¹⁾		最大值 ⁽¹⁾	
		V _{DD} =3.6V, T _A =25°C		V _{DD} =3.6V, T _A =85°C	
		I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)
Flash 停止模式, 所有振荡器处于关闭状态, 无独立看门狗	使用主调压器	113.77	114.60	333.09	334.88
	使用低功耗调压器	21.91	22.14	195.73	197.03
Flash 深度掉电模式, 所有振荡器处于关闭状态, 无独立看门狗	使用主调压器	105.09	105.89	320.78	322.56
	使用低功耗调压器	13.41	13.60	184.89	186.27
	使用低功耗低电压调压器	10.04	10.23	150.98	152.15

注: (1) 由综合评估得出, 不在生产中测试。

5.8.5 待机模式功耗

表格 40 待机模式功耗

条件		典型值 ⁽¹⁾		最大值 ⁽¹⁾	
		V _{DD} =3.6V, T _A =25°C		V _{DD} =3.6V, T _A =85°C	
		I _{DDA} (μA)	I _{DD} (μA)	I _{DDA} (μA)	I _{DD} (μA)
待机模式下的电源电流	低速振荡器和 RTC 打开	2.07	2.22	3.74	3.94
	低速振荡器和 RTC 关闭	1.35	1.49	2.90	3.10

注: (1) 由综合评估得出, 不在生产中测试。

5.8.6 外设功耗

外设功耗 = 使能该外设时钟的电流 - 禁止该外设的时钟的电流。

表格 41 外设功耗

参数	外设	典型值 ⁽¹⁾ T _A =25°C, V _{DD} =3.3V	单位
AHB1 (最高 120MHz)	DMA1	0.46	μA/MHz
	DMA2	0.49	
	GPIOA	0.27	
	GPIOB	0.24	
	GPIOC	0.27	
	GPIOD	0.21	
	GPIOE	0.20	
	GPIOH	0.08	
CRC	0.06		
AHB2 (最高 120MHz)	OTG_FS	1.97	
	QSPI	2.92	
	RNG	0.34	
AHB3 (最高 120MHz)	SMC	0.55	
APB1 (最高 60MHz)	TMR2	0.41	
	TMR3	0.33	
	TMR4	0.37	
	TMR5	0.38	
	TMR12	0.21	
	TMR13	0.13	
	TMR14	0.14	
	WWDT	0.05	
	SPI2/I2S2	0.11	
	SPI3/I2S3	0.12	
	USART2	0.09	
	USART3	0.09	
	UART4	0.08	
	UART5	0.08	
	I2C1	0.10	
I2C2	0.09		

参数	外设	典型值 ⁽¹⁾ $T_A=25^{\circ}\text{C}$, $V_{DD}=3.3\text{V}$	单位
	I2C3	0.10	
	CAN1	0.14	
	CAN2	0.14	
	PMU	0.03	
APB2 (最高 120MHz)	SDIO	0.34	
	TMR1	0.74	
	TMR8	0.73	
	TMR9	0.32	
	TMR10	0.20	
	TMR11	0.21	
	ADC1	0.18	
	ADC2	0.24	
	SPI1/I2S1	0.12	
	SPI4/I2S4	0.11	
	SPI5/I2S5	0.11	
	USART1	0.19	
USART6	0.20		
SYSCFG	0.09		

注：由综合评估得出，不在生产中测试。

5.8.7 备份域功耗

表格 42 V_{BAT} 功耗

符号	参数	条件	典型值 ⁽¹⁾ , $T_A=25^{\circ}\text{C}$			最大值 ⁽¹⁾	单位
			$V_{BAT}=1.8\text{V}$	$V_{BAT}=2.4\text{V}$	$V_{BAT}=3.3\text{V}$	$V_{BAT}=3.6\text{V}$, $T_A=85^{\circ}\text{C}$	
I_{DD_VBAT}	备份域电源电流	低速振荡器和 RTC 开启	0.948	1.076	1.365	2.130	μA
		低速振荡器和 RTC 关闭	0.004	0.008	0.037	0.533	

注：（1）由综合评估得出，不在生产中测试。

5.9 低功耗模式唤醒时间

低功耗唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令的时间，其中 $V_{DD}=V_{DDA}$ 。

表格 43 低功耗唤醒时间

符号	参数	条件	最小值	典型值	最大值	单位
$t_{WUSLEEP}$	从睡眠模式唤醒	-	34	39.7	47.2	ns

符号	参数	条件	最小值	典型值	最大值	单位
twUSTOP	从停机模式唤醒	主调压器处于运行模式	13.1	13.7	14.8	μs
		主调压器处于运行模式, Flash 在深度掉电模式	104	106.0	108	
		调压器处于低功耗模式	15.4	18.8	23.6	
		调压器处于低功耗模式, Flash 在深度掉电模式	102	111.2	118	
twUSTDBY	从待机模式唤醒	-	160	188.5	224	
twUFLASH	从 FLASH 停机模式唤醒	-	-	-	8	μs
	从 FLASH 深度掉电模式唤醒	-	-	-	100	

注：由综合评估得出，不在生产中测试。

5.10 I/O 端口特性

表格 44 直流特性($T_A=-40^{\circ}\text{C}-85^{\circ}\text{C}$, $V_{DD}=2\sim 3.6\text{V}$)


符号	参数	条件	最小值	典型值	最大值	单位
V _{IL}	输入低电平电压	5T, 5Tf, STD 和 NRST I/O	-	-	0.3V _{DD}	V
		Boot0 引脚	-	-	0.1V _{DD} +0.1	
V _{IH}	输入高电平电压	5T, 5Tf, STD 和 NRST I/O	0.7V _{DD}	-	-	V
		Boot0 引脚	0.17V _{DD} +0.7	-	-	
V _{hys}	施密特触发器迟滞	5T, 5Tf, STD 和 NRST I/O	-	10%V _{DD}	-	mV
		Boot0 引脚	-	100	-	
I _{lkg}	输入漏电流	$V_{SS} \leq V_{IN} \leq V_{DDA}$	-	-	±1	μA
		5T, 5Tf, STD I/O, $V_{IN} \leq 5\text{V}$	-	-	3	
R _{PU}	弱上拉等效电阻	除 PA10, $V_{IN}=V_{SS}$	30	40	50	kΩ
		PA10	7	10	14	
R _{PD}	弱下拉等效电阻	除 PA10, $V_{IN}=V_{DD}$	30	40	50	kΩ
		PA10	7	10	14	
C _{IO}	I/O 销电容	-	-	5	-	pF

表格 45 交流特性($T_A=25^{\circ}\text{C}$)

SPEED[1:0]	符号	参数	条件	最小值	典型值	最大值	单位
00	f _{max(IO)out}	最大频率	$C_L=50\text{pF}, V_{DD} \geq 2.7\text{V}$	-	-	4	MHz
			$C_L=50\text{pF}, V_{DD} \geq 1.8\text{V}$	-	-	2	
			$C_L=10\text{pF}, V_{DD} \geq 2.7\text{V}$	-	-	8	
			$C_L=10\text{pF}, V_{DD} \geq 1.8\text{V}$	-	-	4	

SPEED[1:0]	符号	参数	条件	最小值	典型值	最大值	单位	
	$t_{r(I/O)out}/t_{f(I/O)out}$	输出高至低电平的下降时间和输出低至高电平的上升时间	$C_L=50\text{ pF}, V_{DD}=1.8\text{V}-3.6\text{V}$	-	-	100	ns	
01	$f_{max(I/O)out}$	最大频率	$C_L=50\text{ pF}, V_{DD}\geq 2.7\text{V}$	-	-	25	MHz	
			$C_L=50\text{ pF}, V_{DD}\geq 1.8\text{V}$	-	-	12.5		
			$C_L=10\text{ pF}, V_{DD}\geq 2.7\text{V}$	-	-	50		
			$C_L=10\text{ pF}, V_{DD}\geq 1.8\text{V}$	-	-	20		
	$t_{r(I/O)out}/t_{f(I/O)out}$	输出高至低电平的下降时间和输出低至高电平的上升时间	$C_L=30\text{ pF}, V_{DD}\geq 2.7\text{V}$	-	-	10	ns	
			$C_L=30\text{ pF}, V_{DD}\geq 1.8\text{V}$	-	-	20		
			$C_L=10\text{ pF}, V_{DD}\geq 2.7\text{V}$	-	-	8		
			$C_L=10\text{ pF}, V_{DD}\geq 1.8\text{V}$	-	-	17		
10	$f_{max(I/O)out}$	最大频率	$C_L=30\text{ pF}, V_{DD}\geq 2.7\text{V}$	-	-	50	MHz	
			$C_L=30\text{ pF}, V_{DD}\geq 1.8\text{V}$	-	-	25		
			$C_L=10\text{ pF}, V_{DD}\geq 2.7\text{V}$	-	-	100		
			$C_L=10\text{ pF}, V_{DD}\geq 1.8\text{V}$	-	-	50		
	$t_{r(I/O)out}/t_{f(I/O)out}$	输出高至低电平的下降时间和输出低至高电平的上升时间	$C_L=30\text{ pF}, V_{DD}\geq 2.7\text{V}$	-	-	6	ns	
			$C_L=30\text{ pF}, V_{DD}\geq 1.8\text{V}$	-	-	10		
			$C_L=10\text{ pF}, V_{DD}\geq 2.7\text{V}$	-	-	4		
			$C_L=10\text{ pF}, V_{DD}\geq 1.8\text{V}$	-	-	6		
11	$f_{max(I/O)out}$	最大频率	$C_L=30\text{ pF}, V_{DD}\geq 2.7\text{V}$	-	-	100	MHz	
			$C_L=30\text{ pF}, V_{DD}\geq 1.8\text{V}$	-	-	50		
	$t_{r(I/O)out}/t_{f(I/O)out}$	输出高至低电平的下降时间和输出低至高电平的上升时间	$C_L=30\text{ pF}, V_{DD}\geq 2.7\text{V}$	-	-	4	ns	
			$C_L=30\text{ pF}, V_{DD}\geq 1.8\text{V}$	-	-	6		
			$C_L=10\text{ pF}, V_{DD}\geq 2.7\text{V}$	-	-	2.5		
			$C_L=10\text{ pF}, V_{DD}\geq 1.8\text{V}$	-	-	4		
	-	$t_{EINT1pw}$	EINT 控制器检测到的外部信号的脉冲宽度	-	10	-	-	

图 12 输入输出交流特性定义



表格 46 输出驱动电压特性($T_A=25^\circ C$)

符号	参数	条件	最小值	最大值	单位
V_{OL}	I/O 引脚输出低电平电压	$ I_{IO} =20mA,$ $2.7V < V_{DD} < 3.6V$	-	1.3	V
V_{OH}	I/O 引脚输出高电平电压		$V_{DD}-1.3$	-	
V_{OL}	I/O 引脚输出低电平电压	TTL 端口, $ I_{IO} =8mA,$ $2.7V < V_{DD} < 3.6V$	-	0.4	
V_{OH}	I/O 引脚输出高电平电压		2.4	-	
V_{OL}	I/O 引脚输出低电平电压	CMOS 端口, $ I_{IO} =8mA,$ $2.7V < V_{DD} < 3.6V$	-	0.4	
V_{OH}	I/O 引脚输出高电平电压		$V_{DD}-0.4$	-	
V_{OL}	I/O 引脚输出低电平电压	$ I_{IO} =6mA,$ $1.8V < V_{DD} < 3.6V$	-	0.4	
V_{OH}	I/O 引脚输出高电平电压		$V_{DD}-0.4$	-	
V_{OL}	I/O 引脚输出低电平电压	$ I_{IO} =4mA,$ $1.8V < V_{DD} < 3.6V$	-	0.4	
V_{OH}	I/O 引脚输出高电平电压		$V_{DD}-0.4$	-	

注：由综合评估得出，不在生产中测试。

5.11 NRST 引脚特性

NRST 引脚输入驱动采用 CMOS 工艺，它连接了一个永久性上拉电阻 R_{PU} 。

表格 47 NRST 引脚特性 ($T_A=-40\sim 85^\circ C, V_{DD}=2\sim 3.6V$)

符号	参数	条件	最小值	典型值	最大值	单位
R_{PU}	弱上拉等效电阻	$V_{IN}=V_{SS}$	30	40	50	k Ω
$V_{F(NRST)}$	NRST 输入滤波脉冲	-	-	-	100	ns
$V_{NF(NRST)}$	NRST 输入未过滤的脉冲	$V_{DD}>2.7V$	300	-	-	
T_{NRST_OUT}	产生的复位脉冲持续时间	重置内部来源	20	-	-	μs

5.12 通信外设

5.12.1 I2C 外设特性


为达到标准模式 I2C 的最大频率， f_{PCLK1} 必须大于 2MHz。为达到快速模式 I2C 的最大频率， f_{PCLK1} 必须大于 4MHz。

表格 48 I2C 接口特性($T_A=25^{\circ}C, V_{DD}=3.3V$)

符号	参数	标准 I2C		快速 I2C		单位
		最小值	最大值	最小值	最大值	
$t_w(SCLL)$	SCL 时钟低时间	4.7	-	1.3	-	μs
$t_w(SCLH)$	SCL 时钟高时间	4	-	0.6	-	
$t_{su}(SDA)$	SDA 建立时间	250	-	100	-	ns
$t_h(SDA)$	SDA 数据保持时间	0	3450	0	900	
$t_r(SDA)/t_r(SCL)$	SDA 和 SCL 上升时间	-	1000	-	300	
$t_f(SDA)/t_f(SCL)$	SDA 和 SCL 下降时间	-	300	-	300	μs
$t_h(STA)$	开始条件保持时间	4	-	0.6	-	
$t_{su}(STA)$	重复的开始条件建立时间	4.7	-	0.6	-	
$t_{su}(STO)$	停止条件建立时间	4	-	0.6	-	
$t_w(STO:STA)$	停止条件至开始条件的时间(总线空闲)	4.7	-	1.3	-	pF
C_b	每条总线的容性负载	-	400	-	400	

注：由综合评估得出，不在生产中测试。

图 13 总线交流波形和测量电路



注：测量点设置于 CMOS 电平： $0.3V_{DD}$ 和 $0.7V_{DD}$ 。

5.12.2 SPI 外设特性

表格 49 SPI 特性($T_A=25^{\circ}\text{C}$, $V_{DD}=3.3\text{V}$)

符号	参数	条件	最小值	典型值	最大值	单位
f_{SCK} $1/t_{\text{c(SCK)}}$	SPI 时钟频率	主设备接收/全双工模式, SPI1/4/5, $2.7\text{V}<V_{\text{DD}}<3.6\text{V}$	-	-	42	MHz
		主设备全双工/接收模式, SPI1/4/5, $3.0\text{V}<V_{\text{DD}}<3.6\text{V}$	-	-	50	
		主设备发送模式, SPI1/4/5, $1.8\text{V}<V_{\text{DD}}<3.6\text{V}$	-	-	50	
		主模式, SPI1/2/3/4/5, $1.8\text{V}<V_{\text{DD}}<3.6\text{V}$	-	-	25	
		从设备全双工/接收模式, SPI1/4/5, $2.7\text{V}<V_{\text{DD}}<3.6\text{V}$	-	-	38	
		从设备发送模式, SPI1/4/5, $1.8\text{V}<V_{\text{DD}}<3.6\text{V}$	-	-	50	
		从模式, SPI1/2/3/4/5, $1.8\text{V}<V_{\text{DD}}<3.6\text{V}$	-	-	25	
$t_{\text{r(SCK)}}$ $t_{\text{f(SCK)}}$	SPI 时钟上升和下降时间	负载电容: $C=15\text{pF}$	-	-	8	
$t_{\text{su(NSS)}}$	NSS 建立时间	从模式	$4T_{\text{PCLK}}$	-	-	
$t_{\text{h(NSS)}}$	NSS 保持时间	从模式	$2T_{\text{PCLK}}$	-	-	
$t_{\text{w(SCKH)}}$ $t_{\text{w(SCKL)}}$	SCK 高和低的时间	主模式	50	-	60	
$t_{\text{su(MI)}}$ $t_{\text{su(SI)}}$	数据输入建立时间	主模式	6.5	-	-	ns
		从模式	2.5	-	-	
$t_{\text{h(MI)}}$ $t_{\text{h(SI)}}$	数据输入保持时间	主模式	2.5	-	-	
		从模式	4	-	-	
$t_{\text{a(SO)}}$	数据输出访问时间	从模式	-	-	$3T_{\text{PCLK}}$	
$t_{\text{dis(SO)}}$	数据输出禁止时间	从模式	-	-	16.5	
$t_{\text{v(SO)}}$	数据输出有效时间	从模式(使能边沿之后)	-	-	20.5	
$t_{\text{v(MO)}}$		主模式(使能边沿之后)	-	-	4.5	
$t_{\text{h(SO)}}$	数据输出保持时间	从模式(使能边沿之后)	18	-	-	
$t_{\text{h(MO)}}$		主模式(使能边沿之后)	0	-	--	

注：由综合评估得出，不在生产中测试。

图 14 SPI 时序图—从模式和 CPHA=0






图 15 SPI 时序图—从模式和 CPHA=1



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

图 16 SPI 时序图—主模式



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

5.13 ADC

测试参数说明：

- 采样率：ADC 每秒进行的模拟量转数字量的次数，
- 采样率=ADC 时钟 / (采样周期数 + 转换周期数)

5.13.1 12 位 ADC 特性

表格 50 12 位 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	供电电压	-	1.8	-	3.6	V
I _{DDA}	ADC 功耗	-	-	1.6	1.8	mA
f _{ADC}	ADC 频率	V _{DDA} =1.8~2.4V	0.6	15	18	MHz
		V _{DDA} =2.4~3.6V	0.6	30	36	
C _{ADC}	内部采样和保持电容	-	-	4	7	pF
R _{ADC}	采样电阻	-	-	-	6000	Ω
t _s	采样时间	f _{ADC} =30MHz	0.1	-	16	μs
		-	3	-	480	1/f _{ADC}
T _{CONV}	采样和转换时间	f _{ADC} =30MHz, 12 位分辨率	0.5	-	16.4	μs

符号	参数	条件	最小值	典型值	最大值	单位
		$f_{ADC}=30\text{MHz}$, 10 位分辨率	0.43	-	16.34	
		$f_{ADC}=30\text{MHz}$, 8 位分辨率	0.37	-	16.27	
		$f_{ADC}=30\text{MHz}$, 6 位分辨率-	0.3	-	16.2	
I_{Vref}	转换模式下, ADC V_{ref} 直流功耗	-	-	300	500	μA

表格 51 12 位 ADC 精度

符号	参数	条件	典型值	最大值	单位
E_T	综合误差	$f_{ADC}=30\text{MHz}$, $V_{DDA}=2.4\text{V}-3.6\text{V}$ $V_{REF}=1.8\text{V}-3.6\text{V}$ $T_A=-40^\circ\text{C}\sim 85^\circ\text{C}$	± 2	± 5	LSB
E_O	偏移误差		± 1.5	± 2.5	
E_G	增益误差		± 1.5	± 4	
E_D	微分线性误差		± 1	± 2	
E_L	积分线性误差		± 1.5	± 3	

注：由综合评估得出，不在生产中测试。

表格 52 12 位 ADC 精度

符号	参数	条件	典型值	最大值	单位
E_T	综合误差	$f_{ADC}=36\text{MHz}$, $V_{DDA}=2.4\text{V}-3.6\text{V}$ $V_{REF}=1.8\text{V}-3.6\text{V}$ $T_A=-40^\circ\text{C}\sim 85^\circ\text{C}$	± 4	± 7	LSB
E_O	偏移误差		± 5	± 6	
E_G	增益误差		± 3	± 6	
E_D	微分线性误差		± 2	± 3	
E_L	积分线性误差		± 3	± 6	

注：由综合评估得出，不在生产中测试。

5.13.2 温度传感器特性

表格 53 温度传感器特性

符号	参数	条件	最小值	典型值	最大值	单位
Slope ⁽¹⁾	平均斜率	$V_{DD}=2.4-3.6\text{V}$, $T_A=-40\sim 85^\circ\text{C}$	1.88	-	2.53	$\text{mV}/^\circ\text{C}$
V_{25}	在 25°C 时的电压	$V_{DD}=2.4-3.6\text{V}$	0.75	0.76	0.79	V
T_{S_temp} ⁽²⁾	当读取温度时, ADC 采样时间	-	10	-	-	μs

注：

- (1) 由设计保证，不在生产中测试。
- (2) 最短的采样时间可以由应用程序通过多次循环决定。

5.13.3 内置参考电压特性测试

表格 54 内置参考电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{REFINT}	内置参照电压	-40°C < T _A < +85°C	1.18	-	1.21	V
T _{S_vrefint}	当读出内部参照电压时，ADC 的采样时间	-	10	-	-	μs
V _{RERINT}	内置参考电压扩展到温度范围	V _{DD} =3V	-	3	5	mV
T _{coeff}	温度系数	-	-	30	50	ppm/°C

注：由综合评估得出，不在生产中测试。

5.14 比较器

表格 55 COMP1 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{REF}	参考电压	V _{DD} =3.3V, T _A =25°C	-	1.65	-	V
V _r	上升沿		-	1.65	-	
V _f	下降沿		-	1.65	-	
V _{OFFSET}	偏移误差		-	-1.70	-	
V _{hyst}	迟滞电压		-	1.20	-	

注：由综合评估得出，不在生产中测试。

表格 56 COMP2 特性


符号	参数		条件	最小值	典型值	最大值	单位
V _{REF}	参考电压	低速模式	V _{DD} =3.3V, T _A =25°C	-	1.65	-	V
		高速模式		-	1.65	-	
V _r	上升沿	低速模式		-	1.65	-	
		高速模式		-	1.65	-	
V _f	下降沿	低速模式		-	1.65	-	
		高速模式		-	1.65	-	
V _{OFFSET}	偏移误差	低速模式		-	-1.40	-	
		高速模式		-	-1.30	-	
V _{hyst}	迟滞电压	低速模式	-	1.60	-		
		高速模式	-	1.70	-		

注：由综合评估得出，不在生产中测试。

6 封装信息

6.1 LQFP100 封装信息

图 17 LQFP100 封装图




- (1) 图不是按照比例绘制。
- (2) 所有的引脚都应该焊接在 PCB 上。

表格 57 LQFP100 封装数据

DIMENSION LIST (FOOTPRINT: 2.00)			
S/N	SYM	DIMENSIONS	REMARKS
1	A	MAX. 1.600	OVERALL HEIGHT
2	A2	1.400±0.050	PKG THICKNESS
3	D	16.000±0.200	LEAD TIP TO TIP
4	D1	14.000±0.100	PKG LENGTH
5	E	16.000±0.200	LEAD TIP TO TIP
6	E1	14.000±0.100	PKG WDTN
7	L	0.600±0.150	FOOT LENGTH
8	L1	1.000 REF	LEAD LENGTH
9	e	0.500 BASE	LEAD PITCH
10	H (REF)	(12.00)	CUM LEAD PITCH
11	b	0.22±0.050	LEAD WIDTH

注：尺寸以毫米表示。

图 18 LQFP100 - 100 引脚，14 x 14mm 焊接 Layout 建议




注：尺寸以毫米表示。

图 19 LQFP100 - 100 引脚, 14 x 14mm 示意图



6.2 LQFP64 封装信息

图 20 LQFP64 封装图




- (1) 图不是按照比例绘制。
- (2) 所有的引脚都应该焊接在 PCB 上。

表格 58 LQFP64 封装数据

S/N	SYM	DIMENSIONS	REMARKS
1	A	MAX.1.600	OVERALLHEIGHT
2	A2	1.400±0.050	PKGTHICKNESS
3	D	12.000±0.200	LEADTIPTOTIP
4	D1	10.000±0.100	PKGLENGTH
5	E	12.000±0.200	LEADTIPTOTIP
6	E1	10.000±0.100	PKGWIDTH
7	L	0.600±0.150	FOOTLENGTH
8	L1	1.000REF.	LEADLENGTH
9	e	0.500BASE	LEADPITCH
10	H(REF.)	(7.500)	GUM.LEADPITCH
11	b	0.220±0.050	LEADWIDTH

注：尺寸以毫米表示。

图 21 LQFP64 焊接 Layout 建议




注：尺寸单位为毫米。

图 22 LQFP64 - 64 引脚，10 x 10mm 示意图



6.3 LQFP48 封装信息

图 23 LQFP48 封装图




注：图不是按比例绘制。

表格 59 LQFP48 封装数据

S/N	SYM	DIMENSIONS	REMARKS
1	A	MAX.1.60	OVERALLHEIGHT
2	A2	1.40±0.05	PKGTHICKNESS
3	D	9.00±0.20	LEADTIPTOTIP
4	D1	7.00±0.10	PKGLENGTH
5	E	9.00±0.20	LEADTIPTOTIP
6	E1	7.00±0.10	PKGWIDTH
7	L	0.60±0.15	FOOTLENGTH
8	L1	1.00REF.	LEADLENGTH
9	e	0.50BASE	LEADPITCH
10	H(REF.)	(5.50)	GUM.LEADPITCH
11	b	0.22±0.050	LEADWIDTH

注：尺寸以毫米表示。

图 24 LQFP48 焊接 Layout 建议




注：尺寸单位为毫米。

图 25 LQFP48 - 48 引脚，10 x 10mm 示意图



6.4 QFN48 封装信息

图 26 QFN48 封装图



注：图不是按比例绘制。

表格 60 QFN48 封装数据

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.70	0.75	0.80
A1	0	0.02	0.05
b	0.20	0.25	0.30


图 28 QFN448 - 48 引脚, 10 x 10mm 示意图



7 包装信息


7.1 带状包装

图 29 带状包装规格图




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape

Quadrant Assignments for PIN1 Orientation in Tape



Reel Dimensions




所有照片仅供参考，外观以产品为准。

表格 61 带状包装参数规格表


Device	Package Type	Pins	SPQ	Reel Diameter (mm)	A0 (mm)	B0 (mm)	K0 (mm)	W (mm)	Pin1 Quadrant
APM32F411RCT6	LQFP	64	1000	330	12.35	12.35	2.2	24	Q1
APM32F411RET6	LQFP	64	1000	330	12.35	12.35	2.2	24	Q1
APM32F411CCT6	LQFP	48	2000	330	9.3	9.3	2.2	16	Q1
APM32F411CET6	LQFP	48	2000	330	9.3	9.3	2.2	16	Q1
APM32F411CCU6	QFN	48	2500	330	7.4	7.4	1.4	16	Q1
APM32F411CEU6	QFN	48	2500	330	7.4	7.4	1.4	16	Q1


7.2 托盘包装

图 30 托盘包装示意图



Tray Dimensions






所有照片仅供参考，外观以产品为准

表格 62 托盘包装参数规格表

Device	Package Type	Pins	SPQ	X-Dimension (mm)	Y-Dimension (mm)	X-Pitch (mm)	Y-Pitch (mm)	Tray Length (mm)	Tray Width (mm)
APM32F411VCT6	LQFP	100	900	16.6	16.6	20.3	21	322.6	135.9
APM32F411VET6	LQFP	100	900	16.6	16.6	20.3	21	322.6	135.9
APM32F411RCT6	LQFP	64	1600	12.3	12.3	15.2	15.7	322.6	135.9
APM32F411RET6	LQFP	64	1600	12.3	12.3	15.2	15.7	322.6	135.9
APM32F411CCT6	LQFP	48	2500	9.7	9.7	12.2	12.6	322.6	135.9
APM32F411CET6	LQFP	48	2500	9.7	9.7	12.2	12.6	322.6	135.9
APM32F411CCU6	QFN	48	2600	7.25	7.25	11.8	12.8	322.6	135.9
APM32F411CEU6	QFN	48	2600	7.25	7.25	11.8	12.8	322.6	135.9

8 订货信息

图 31 APM32F411xCxE 系列订货信息图



表格 63 订货信息列表

订货编码	FLASH(KB)	SRAM(KB)	SPQ	封装	包装	温度范围
APM32F411RCT6	256	128	1600	LQFP64	托盘	-40°C ~ 85°C
APM32F411RET6	512	128	1600	LQFP64	托盘	-40°C ~ 85°C
APM32F411CCT6	256	128	2500	LQFP48	托盘	-40°C ~ 85°C
APM32F411CET6	512	128	2500	LQFP48	托盘	-40°C ~ 85°C
APM32F411CCU6	256	128	2600	QFN48	托盘	-40°C ~ 85°C
APM32F411CEU6	512	128	2600	QFN48	托盘	-40°C ~ 85°C
APM32F411VCT6	256	128	900	LQFP100	卷带	-40°C ~ 85°C
APM32F411VET6	512	128	900	LQFP100	卷带	-40°C ~ 85°C
APM32F411RCT6	256	128	1600	LQFP64	卷带	-40°C ~ 85°C
APM32F411RET6	512	128	1600	LQFP64	卷带	-40°C ~ 85°C
APM32F411CCT6	256	128	2500	LQFP48	卷带	-40°C ~ 85°C
APM32F411CET6	512	128	2500	LQFP48	卷带	-40°C ~ 85°C
APM32F411CCU6	256	128	2600	QFN48	卷带	-40°C ~ 85°C
APM32F411CEU6	512	128	2600	QFN48	卷带	-40°C ~ 85°C

注: SPQ=最小包装数量

9 常用功能模块命名

表格 64 常用功能模块命名

全称	简称
复位管理单元	RMU
时钟管理单元	CMU
复位和时钟管理	RCM
外部中断	EINT
通用 IO	GPIO
复用 IO	AFIO
唤醒控制器	WUPT
独立看门狗定时器	IWDT
窗口看门狗定时器	WWDT
定时器	TMR
CRC 控制器	CRC
电源管理单元	PMU
DMA 控制器	DMA
模拟数字转换器	ADC
比较器	COMP
静态存储控制器	SMC
四线串行外围接口	QSPI
实时时钟	RTC
控制器局域网	CAN
I2C 接口	I2C
串行外设接口	SPI
通用异步收发器	UART
通用异步同步收发器	USART
安全数字输入输出	SDIO

10 版本历史

表格 65 文件版本历史

日期	版本	变更历史
2023.10	1.0	新建
2023.12	1.1	<ul style="list-style-type: none"> (1) 修改电源方案图 (2) 修改 8 位编程的电压 V_{prog} 参数 (3) 修改内置参照电压范围 (4) 修改引脚信息 (5) 修改产品信息
2024.01	1.2	<ul style="list-style-type: none"> (1) 修改 COMP 引脚信息
2024.03	1.3	<ul style="list-style-type: none"> (1) 修改 CAN 章节描述 (2) 修改引脚信息

声明

本手册由珠海极海半导体有限公司（以下简称“极海”）制订并发布，所列内容均受商标、著作权、软件著作权相关法律法规保护，极海保留随时更正、修改本手册的权利。使用极海产品前请仔细阅读本手册，一旦使用产品则表明您（以下称“用户”）已知悉并接受本手册的所有内容。用户必须按照相关法律法规和本手册的要求使用极海产品。

1、权利所有

本手册仅应当被用于与极海所提供的对应型号的芯片产品、软件产品搭配使用，未经极海许可，任何单位或个人均不得以任何理由或方式对本手册的全部或部分内容进行复制、抄录、修改、编辑或传播。

本手册中所列带有“®”或“™”的“极海”或“Geehy”字样或图形均为极海的商标，其他在极海产品上显示的产品或服务名称均为其各自所有者的财产。

2、无知识产权许可

极海拥有本手册所涉及的全部权利、所有权及知识产权。

极海不应因销售、分发极海产品及本手册而被视为将任何知识产权的许可或权利明示或默示地授予用户。

如果本手册中涉及任何第三方的产品、服务或知识产权，不应被视为极海授权用户使用前述第三方产品、服务或知识产权，除非在极海销售订单或销售合同中另有约定。

3、版本更新

用户在下单购买极海产品时可获取相应产品的最新版的手册。

如果本手册中所述的内容与极海产品不一致的，应以极海销售订单或销售合同中的约定为准。

4、信息可靠性

本手册相关数据经极海实验室或合作的第三方测试机构批量测试获得，但本手册相关数据难免会出现校正笔误或因测试环境差异所导致的误差，因此用户应当理解，极海对本手册中可能出现的该等错误无需承担任何责任。本手册相关数据仅用于指导用户作为性能参数参照，不构成极海对任何产品性能方面的保证。

用户应根据自身需求选择合适的极海产品，并对极海产品的应用适用性进行有效验证和测试，以确认极海产品满足用户自身的需求、相应标准、安全或其它可靠性要求；若因用户未充分对极海产品进行有效验证和测试而致使用户损失的，极海不承担任何责任。

5、合规要求

用户在使用本手册及所搭配的极海产品时，应遵守当地所适用的所有法律法规。用户应了解产品可能受

到产品供应商、极海、极海经销商及用户所在地等各国有关出口、再出口或其它法律的限制，用户（代表其本身、子公司及关联企业）应同意并保证遵守所有关于取得极海产品及 / 或技术与直接产品的出口和再出口适用法律与法规。

6、免责声明

本手册由极海“按原样”（as is）提供，在适用法律所允许的范围内，极海不提供任何形式的明示或暗示担保，包括但不限于对产品适销性和特定用途适用性的担保。

对于用户后续在针对极海产品进行设计、使用的过程中所引起的任何纠纷，极海概不承担责任。

7、责任限制

在任何情况下，除非适用法律要求或书面同意，否则极海和/或以“按原样”形式提供本手册的任何第三方均不承担损害赔偿责任，包括任何一般、特殊因使用或无法使用本手册相关信息而产生的直接、间接或附带损害（包括但不限于数据丢失或数据不准确，或用户或第三方遭受的损失）。

8、适用范围

本手册的信息用以取代本手册所有早期版本所提供的信息。

©2023-2024 珠海极海半导体有限公司 – 保留所有权利